VerilogHDL數字系統設計原理與實踐

內容簡介

《Verilog HDL數字系統設計原理與實踐》從套用角度出發，詳細介紹了利用硬體描述語言進行數字電路設計的基本原理、基本概念和設計方法，包括VerilogHDL語法基礎、組合邏輯電路、規則時序邏輯電路、有限狀態機及數據通道設計，靜態時序分析及跨時鐘域數據傳輸的基本概念、設計方法及套用。全書通過大量、完整、規範的設計實例演示各類數字電路的設計過程和描述方法。每章配有習題，以指導讀者深入地進行學習。本書既可以作為電子科學與技術、積體電路設計相關專業本科、研究生數字積體電路前端設計教材，也可作為電子信息、電氣工程和自動化相關專業FPGA套用設計課程教材使用。

圖書目錄

前言

第1章數字系統設計概述

1.1引言

1.2模擬電路和數字電路

1.2.1模擬信號和數位訊號

1.2.2模數轉換

1.2.3模擬電路和數字電路

1.3數字電路設計

1.3.1數字電路與系統

1.3.2數字電路設計流程

1.4硬體描述語言

1.5習題和思考題

第2章數字電路基礎

2.1變數和函式

2.2基本邏輯關係

2.2.1邏輯與

2.2.2邏輯或

2.2.3邏輯反

2.3邏輯門和數字電路

2.3.1電晶體

2.3.2邏輯門

2.3.3邏輯電路的表示

2.4布爾代數和卡諾圖

2.4.1布爾代數

2.4.2最小項的定義及其性質

2.4.3卡諾圖法化簡邏輯函式

2.5CMOS邏輯門電路

2.5.1NMOS邏輯門

2.5.2CMOS邏輯門

2.6設計實現

2.6.1標準晶片

2.6.2可程式邏輯器件

2.6.3全定製晶片、標準單元和門陣列

2.7習題和思考題

第3章Verilog HDL硬體描述語言

3.1基本概念

3.1.1模組

3.1.2空白和注釋

3.1.3關鍵字

3.1.4標識符

3.2數據類型

3.2.1四值邏輯系統

3.2.2線網和變數

3.2.3有符號和無符號數

3.3層次化設計

3.3.1設計方法學

3.3.2模組實例

3.3.3連線埠連線規則

3.4門級描述

3.4.1多輸入門

3.4.2多輸出門

VerilogHDL數字系統設計原理與實踐

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條