數字邏輯與組成原理實踐教程

內容簡介

本書基於同濟大學“坑格端提貫通式”計算機硬體課程實踐教學改革經驗撰寫。在實驗設計中，將“數字邏輯”和“計算機組成原理”兩門課程的教學和實驗有機地貫通起來，自底向上進行了一體化的實驗設計。本書採用圖文並茂的方式，使讀者在了解數字系統設拳阿危計過程及MIPS CPU設計原理的基礎上，能夠由淺入深地掌握邏輯電路原理圖繪製、Verilog硬體描述語言編程、Xilinx FPGA開發板的調試和仿真工具的熟練使用，並能依照書中的實驗設定，配合“數字邏輯”及“計算機組成原理”理論內容，從CPU基本部件實驗做起，逐步實現再才罪自己的CPU設計和調試，從而提高讀者解決複雜計算機工程問題的能力。

本書可以作為高等院校“數字邏輯”和“計算機組成原理”課程的實踐教材，也可作為相關技術人員的培訓教材或自學參考書。

圖書目錄

第1章基於可程式邏輯的數字系統設計概述

1.1可程式邏輯設計步驟

1.1.1設計輸入

1.1.2編譯狀態

1.1.3功能模擬

1.1.4綜合

1.1.5實現

1.1.6時序模擬

1.1.7下載

1.2數字電路設計實驗環境配置

1.2.1Logisim安裝

1.2.2ModelSim安裝配置

1.2.3Vivado安裝配置

第2章Logisim基礎知識

2.1Logisim基本功能介紹

2.2Logisim使用入門

第3章Verilog HDL基礎

3.1Verilog HDL門級描述

3.1.1模組定義

3.1.2連線埠聲明

3.1.3門級調用

3.1.4模組的實例化

3.1.5內部連線聲明

3.1.6層次化設計

3.2Verilog HDL數據流級描述

3.2.1assign語句

3.2.2操作符

3.2.3運算元

3.3Verilog HDL行為級描述

3.3.1initial結構和always結構

3.3.2順序塊和並行塊

3.3.3if語句

3.3.4case語句

3.3.5循環語句

3.3.6過程賦值語句

3.3.7任務與函式

3.3.8設計的可綜合性

3.4Verilog HDL測試平台描述

3.4.1基本的TestBench結構

3.4.2激勵信號描述

3.4.3編譯指令

3.4.4測試相關的系統任務和系統函式

3.5狀態機描述

3.5.1狀態承擔牛罪機類型

3.5.2狀態機表示方法

3.5.3狀態機的Verilog HDL描述方法

3.5.4狀態機設計實例——上升沿檢測器

第4章Xilinx FPGA開發板及軟體工具

4.1Xilinx FPGA開發板

4.1.1Nexys 4 DDR開發板介紹

4.1.2主要外圍接口電路介紹

4.2Vivado設計流程

4.2.1新建工程

4.2.2設計檔案輸入

4.2.3功能仿真

4.2.4設計綜合

4.2.5工程實現

4.3Vivado時序約束

4.3.1時鐘約束簡介

4.3.2添加時鐘約束

4.3.3Report Timing Summary時序分析

4.4IP核封裝及模組化設計

4.4.1創建工程

4.4.2輸入設計

4.4.3IP封裝

4.4.4添加用戶自定義IP

4.4.5模組化設計

4.5Vivado邏輯分析儀ILA的使用

4.5.1創建工程

4.5.2添加源檔案和約束檔案

4.5.3綜合

4.5.4Mark Debug

4.5.5Set up Debug

4.5.6生成Bit檔案

4.5.7下載

4.5.8Hardware Debug

第5章ModelSim仿真及調試工具

5.1基本使歸組用

5.1.1用戶操作界面簡介

5.1.2新樂提端建ModelSim庫

5.1.3新建工程

5.2波形視窗使用

5.2.1波形調整

5.2.2保存波形檔案

5.3數據流視窗使用

5.4斷點調試

5.4.1查看代碼檔案

5.4.2設定斷點

5.4.3重新仿真

5.4.4查看信號

5.4.5單步調試

5.5代碼覆蓋率查看

5.5.1代碼覆蓋率視窗的調出

5.5.2代碼覆蓋率視窗的查看與分析

5.5.3代碼覆蓋率報告

5.5.4根據代碼覆蓋率修改測試代碼

5.6記憶體查看

5.6.1記憶體勸炒設查看視窗調出

5.6.2指定地址單元/數據查看

5.6.3存儲器數據導出導入

5.6.4存儲器數據修改

第6章數字邏輯實驗設計

6.1基本門電路與數據擴展描述實驗

6.2數據選擇器與數據分配器實驗

6.3解碼器與編碼器實驗

6.4桶形移位器實驗

6.5數據比較器與加法器實驗

6.6觸發器與PC暫存器實驗

6.7計數器與分頻器實驗

6.8RAM與暫存器堆實驗

6.9行為級ALU實驗

6.10數字邏輯綜合實驗

第7章MIPS CPU基礎及設計

7.1MIPS CPU概述

7.1.1概述

7.1.2基本架構及編程模型

7.1.3CP0

7.1.4MIPS CPU中斷機制

7.1.5MARS彙編器

7.2MIPS32指令系統介紹

7.2.1指令格式及類型

7.2.2指令的定址

7.3MIPS 31條指令介紹

7.4MIPS 23條擴展指令介紹

7.5CPU設計方法

7.5.1單周期CPU設計

7.5.2多周期CPU設計

7.6CPU的測試

7.6.1前仿真測試

7.6.2後仿真測試

7.6.3下板測試

第8章計算機組成原理實驗設計

8.1MIPS彙編編程實驗

8.232位乘法器實驗

8.332位除法器實驗

8.431條指令單周期CPU設計實驗

8.5中斷處理實驗

8.654條指令CPU設計實驗

8.754條指令CPU綜合套用實驗

附錄AVerilog快速參考指南

參考文獻

數字邏輯與組成原理實踐教程

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條