Verilog HDL算法與電路設計

《Verilog HDL算法與電路設計》是由2021年4月清華大學出版社出版的圖書

基本介紹

  • 中文名:Verilog HDL算法與電路設計 
  • 作者:喬廬峰、陳慶華、晉軍、續欣、趙彤
  • 出版社:清華大學出版社
  • 出版時間:2021年4月
  • ISBN:9787302568742
作品簡介,作品目錄,

作品簡介

本書精選了通信、計算機和網路領域9類共20餘個典型電路,包括網路接口、存儲管理、幀同步、CAM和TCAM、哈希散列查找、深度包檢測、漏桶算法、數據交換單元和SM4加解密電路,給出了每個電路的功能說明、算法原理和內部結構,以及完整的Verilog HDL設計代碼和仿真測試代碼。本書中的所有代碼都在FPGA開發環境上進行了實際驗證,可以直接套用於讀者的設計實踐中,具有良好的參考價值。本書主要面向具有一定Verilog HDL語法基礎,著手進行大規模數字系統設計的電子技術、計算機、通信和網路領域的高年級本科生、研究生和已經進入工作崗位的工程技術人員。

作品目錄

作者簡介
內容簡介
前言FOREWORD
第1章簡單乙太網網卡電路
1.1 接收MAC控制器的設計
1.2 傳送MAC控制器設計
1.3 處理器接口電路設計
1.4 NIC頂層設計檔案及仿真分析
第2章LRU算法與電路實現
2.1 LRU電路的功能
2.2 LRU算法原理
2.3 LRU電路實現
2.4 LRU電路的仿真驗證平台設計
2.5 LRU電路仿真分析
第3章典型幀同步電路
3.1 PDH E1幀同步電路
3.2 SDH幀同步電路
第4章CAM和TCAM電路的設計與套用
4.1 基於CAM的乙太網查找電路
4.2 採用TCAM實現IP位址的最長前綴匹配
第5章基於鍊表結構的哈希查找技術
5.1 簡介
5.2 基於鍊表結構的哈希查找電路的實現與仿真分析
5.3 多桶哈希查找電路的設計與仿真分析
第6章深度包檢測算法與電路實現
6.1 套用背景
6.2 基於硬體邏輯的DFA匹配引擎
6.3 面向存儲的DFA匹配引擎
第7章漏桶算法與電路實現
7.1 漏桶算法在網路設備中的套用
7.2 漏桶算法的電路實現
第8章典型數據交換單元的原理與設計
8.1 crossbar的原理與設計
8.2 共享快取交換單元算法原理與電路實現
第9章SM4加/解密算法原理與電路實現
9.1 加/解密算法
9.2 代碼分析
參考文獻

相關詞條

熱門詞條

聯絡我們