基於Verilog HDL的通信系統設計

《基於Verilog HDL的通信系統設計》是2009年中國水利水電出版社出版的圖書。

基本介紹

• 書名：基於Verilog HDL的通信系統設計
• ISBN：9787508462882, 7508462882
• 頁數： 314頁
• 出版社：中國水利水電出版社
• 出版時間： 第1版 (2009年4月1日)
• 裝幀：平裝
• 開本： 16
• 叢書名：21世紀高等院校精品規劃教材

內容簡介

《基於Verilog HDL的通信系統設計》綜台幾位作者多年的研究和實踐經驗，從Verilog HDL的基本語法知識開始，簡要介紹M0delsim和Quartus軟體的使用方法，再對數位訊號處理關鍵技術的原理和實踐、無線通信關鍵技術的原理和實踐、有線通信關鍵技術的原理和實踐進行全面的分析和介紹；最後給出FPGA的常用設計指導原則代碼編寫規範和實驗指導。這種結構的安排旨在提高讀者的工程實踐能力，使讀者在設計開發、套用過程中起到事半功倍的效果。

隨著電子技術的發展，當前的數字通信系統正朝著速度快、頻寬大、體積小、集成度高的方向迅猛發展。推動該浪潮迅猛發展的引擎就是日趨進步和完善的FPGA設計技術。FPGA以其功能強大、開發周期短、投資少、可重複修改、開發工具智慧型以及軟體可升級等特點成為通信系統領域硬體設計的先導。

《基於Verilog HDL的通信系統設計》體系完整，內容編寫思路大致按照基礎知識、套用實例、設計指導、代碼規範和實驗來完成。《基於Verilog HDL的通信系統設計》適合作為高等院校通信、計算機專業本科生和研究生的教學用書，也可供有關技術培訓及工程技術人員自學參考用。

目錄

前言

第一部分 基礎篇

第1章 Verilog的基本知識

1.1 Verilog HDL的歷史

1.2 Verilog HDL和VHDL的異同

1.3 EDA技術及其套用

1.3.1 EDA技術的發展

1.3.2 現代EDA技術的特點及套用

1.3.3 EDA技術的範疇和套用

1.3.4 EDA技術的發展

1.4 IP復用技術及SOC概況

1.4.1 IP核

1.4.2 系統晶片

1.5 本章小結

第2章 常用Verilog語法

2.1 模組

2.2 標識符、關鍵字和注釋

2.2.1 標識符

2.2.2 關鍵字

2.3 數字值集合

2.3.1 值的集合

2.3.2 常量

2.3.3 變數

2.4 運算符和表達式

2.4.1 邏輯運算符

2.4.2 關係運算符

2.4.3 算術運算符

2.4.4 條件運算符

2.4.5 等式運算符

2.4.6 移位運算符

2.4.7 位拼接運算符

2.4.8 位運算符

2.4.9 縮減運算符

2.4.10 優先權別

2.5 行為語句

2.5.1 過程語句

2.5.2 條件語句

2.5.3 循環語句

2.5.4 阻塞賦值和非阻塞賦值

2.6 task和function說明語句

2.6.1 任務(task)

2.6.2 函式(function)

2.6.3 任務和函式的異同

2.7 編譯預處理

2.7.1 宏替換'define

2.7.2 檔案包含'include

2.7.3 時間尺度'timescale

2.7.4 條件編譯'ifdef、'else、'endif

2.8 本章小結

第3章 功能仿真和下載配置

3.1 ModelSim仿真工具

3.1.1 ModelSim簡介

3.1.2 ModelSim基本仿真流程

3.1.3 ModelSim仿真實例

3.1.4 常用的ModelSim仿真命令介紹

3.1.5 dataflow的套用

3.1.6 ModelSim代碼覆蓋率查看

3.2 Quartus Ⅱ的使用方法

3.2.1 Quaruts Ⅱ設計實例

3.2.2 套用RTL電路圖觀察器

3.2.3 Altera的IP Core的使用

3.3 下載配置設計

3.3.1 配置方式介紹

3.3.2 配置過程

3.3.3 配置接口電路

3.3.4 Altera公司下載電纜介紹

3.3.5 配置晶片介紹

3.4 本章小結

第二部分 實踐篇

第4章 簡單邏輯電路實現

4.1 簡單組合邏輯電路的Verilog.HDL實現

4.1.1 基本門電路

4.1.2 解碼器

4.1.3 數據選擇器

4.1.4 半加器

4.1.5 全加器

4.2 簡單時序邏輯的Verilog HDL實現

4.2.1 D觸發器

4.2.2 R-S觸發器

4.2.3 J-K觸發器

4.2.4 計數器

4.2.5 串並轉換電路

4.2.6 分頻器

4.3 幾種常見的存儲設備設計

4.3.1 RAM的VefilogHDL實現

4.3.2 ROM的Verilog HDL實現

4.3.3 FIFO的VenlogHDL實現

4.4 本章小結

第5章 數字濾波器設計

5.1 數字濾波器概述

5.1.1 數字濾波器和模擬濾波器的比較

5.1.2 數字濾波器的分類

5.1.3 數字濾波器的數學模型

5.1.4 數字濾波器的性能指標

5.2 FIR濾波器的設計與實現

5.2.1 FIR濾波器和IIR濾波器的比較

5.2.2 FIR濾波器原理與結構

5.2.3 FIR濾波器設計

5.2.4 FIR濾波器的Verilog HDL實現

5.3 IIR濾波器的設計與實現

5.3.1 IIR濾波器原理與結構

5.3.2 IIR濾波器的設計

5.3.3 IIR濾波器的VedlogHDL實現

5.4 多速率處理的設計

5.4.1 抽取的原理

5.4..2 抽取的Verilog HDL實現

5.4.3 內插的原理

5.4.4 內插的Verilog HDL實現

5.5 CIC濾波器的設計

5.5.1 CIC濾波器的基本理論

5.5.2 CIC濾波器的Verilog HDL實現

5.6 本章小結

第6章 數字調製與解調系統設計

6.1 數字調製與解調的基本原理

6.2 ASK調製與解調系統的設計

6.2.1 2.ASK調製原理

6.2.2 2-ASK調製的Verilog HDL實現

6.2 -32.ASK解調原理

6.2.4 2-ASK解調的Verilog HDL實現

6.3 FSK調製與解調系統的設計

6¨¨312.FSK調製原理

6.3.2 2-FSK調製的Verilog HDL實現

6.3.3 2.FSK解調原理

6.4 PSK調製與解調系統的設計

6.4.1 2-PSK調製基本原理

6.4.2 2-PSK調製的Verilog HDL實現

6.4.3 2-PSK解調原理

6.4.4 2-PSK解調的Verilog HDL實現

6.5 QPSK調製與解調系統的設計

6.5.1 QPSK調製原理

6.5.2 QPSK調製的Verilog HDL實現

6.5.3 QPSK解調

6.5.4 QPSK解調的Verilog HDL實現

6.6 PPM調製與解調系統的VeriogHDL實現

6.6.1 PPM調製原理

6.6.2 PPM調製的Verilog HDL實現

6.6.3 PPM解調原理

6.6.4 PPM解調的Verilog HDL實現

6.7 本章小結

第7章 RS編解碼系統設計

7.1 信道編碼原理

7.1.1 信道香農定理

7.1.2 數字通信系統的組成

7.1.3 差錯控制系統分類和信道編碼的簡介

7.2 線性分組碼

7.2.1 幾種常見的線性分組碼

7.2.2 編碼套用

7.3 RS碼的編解碼器設計

7.3.1 RS碼編碼系統的Verilog HDL實現

7.3.2 Rs碼解碼系統的Verilog HDL實現

7.4 本章小結

……

第8章 直接擴頻通信系統設計

第9章 網路管理中UART系統設計

第10章 乙太網物理層關鍵技術的Verilog HDL實現

第三部分 技巧和實驗篇

第11章 FPGA設計指導原則和代碼規範

第12章 實驗設計指導

參考文獻及參考資料