VeilogHDL工程實踐入門

從實踐的角度出發,全面介紹了硬體描述語言veriloghdl。通過與具體電路實驗的結合,使讀者能夠輕鬆地掌握veriloghdl的語法、結構、功能及其簡單套用。. 常曉朋,工學博士,教授,博士生導師,現在太原理工大學計算機與軟體學院執教。同時任該校教務處處長。1985-1989年,1996-2000年,兩次赴日本信州大學留學長達8年,分別獲得工學碩士和工學博土學位。. 主要從事的研究領域:計算機監控系統,檢測技術與自動化裝置。1986-2004年先後完成了20餘項科研課題及工程項目,目前還承擔山西省自然科學基金和回國留學人員基金等多項課:題。在國內外各種學術期刊和會議上共發表論文40餘篇;並有出版的學術專著和專利。

基本介紹

• 中文名：VeilogHDL工程實踐入門
• 作者： 常曉明/李媛媛
• 出版日期： 2005年8月
• ISBN：9787810776554
• 出版社：北京航空航天大學出版社
• 包裝：平裝
• 附帶：光碟
• 開本：16開
• 頁數：316

圖書介紹

作者： 常曉明李媛媛

出版日期： 2005年8月

ISBN： 781077655

出版社： 北京航空航天大學出版社

用戶評論：

0條

商品價格：

￥29.75(1個商家在售)

內容簡介

從實踐的角度出發,全面介紹了硬體描述語言veriloghdl。通過與具體電路實驗的結合,使讀者能夠輕鬆地掌握veriloghdl的語法、結構、功能及其簡單套用。.

全書共有9章。第1章~第5章,通過套用veriloghdl描述的各種邏輯電路實例,詳細講解該語言的語法結構和仿真實現。第6章講述基於veriloghdl的硬體電路的實現。第7章介紹硬體開發應具備的條件。第8章說明全書所套用到的所有硬體基本單元的設計。第9章通過列舉8個簡單的套用實例,詳細講解數字電路系統設計的全過程。書中給出的全部仿真結果和硬體實現均經過驗證。..

本書附帶光碟1張,包含全書所有的veriloghdl實例檔案、電路圖的protel檔案以及部分實例的視頻演示。為了使讀者能夠更好地理解和掌握全書內容,光碟中的檔案採用多媒體技術,以網路版的風格,用視頻和音頻的表現技法,圖像和動畫的表現方式突出了全書的精華。本書很適合初學者和工程技術人員作為入門、工具書和參考資料。...

常曉朋,工學博士,教授,博士生導師,太原理工大學計算機與軟體學院執教。同時任該校教務處處長。1985-1989年,1996-2000年,兩次赴日本信州大學留學長達8年,分別獲得工學碩士和工學博土學位。.

主要從事的研究領域:計算機監控系統,檢測技術與自動化裝置。1986-2004年先後完成了20餘項科研課題及工程項目,還承擔山西省自然科學基金和回國留學人員基金等多項課:題。在國內外各種學術期刊和會議上共發表論文40餘篇;並有出版的學術專著和專利。

常曉明教授為山西省自然科學基金項.

目錄

第1章硬體描述語言

1.1什麼是硬體描述語言hdl.1

1.2基本邏輯電路的veriloghdl描述1

1.2.1“與”門邏輯電路的描述1

1.2.2“與非”門邏輯電路的描述4

1.2.3“非”門邏輯電路的描述5

1.2.4“或”門邏輯電路的描述6

1.2.5“或非”門邏輯電路的描述6

1.2.6緩衝器邏輯電路的描述7

1.3邏輯仿真7

1.3.1頂層模組的編寫8

1.3.2暫存器類型定義8

1.3.3線網類型定義9

1.3.4底層模組的調用9

1.3.5輸入連線埠波形的描述9

1.3.6二“與”門邏輯電路的邏輯仿真結果10

第2章仿真器的獲取、安裝及運行

2.1通過網站獲取和安裝isewebpackmodelsimxe仿真器11

2.2一個最簡單的仿真實例16

第3章組合邏輯電路

.3.1數據選擇器22

3.1.121數據選擇器22

3.1.221數據選擇器的veriloghdl描述23

3.1.341數據選擇器23

3.1.441數據選擇器的veriloghdl描述24

3.1.5條件操作符的使用方法25

3.1.6數據選擇器的行為描述方式25

3.1.7case語句的使用方法26

3.1.8if_else語句的使用方法27

3.1.9function函式的使用方法28

3.1.10用於仿真的頂層模組28

3.1.11數據選擇器的邏輯仿真結果29

3.2數據比較器30

3.2.1最簡單的數據判斷方法30

3.2.22位數據比較器31

3.2.32位數據比較器的veriloghdl描述32

3.2.42位數據比較器的邏輯仿真結果34

3.2.5數據比較器的數據寬度擴展34

3.2.64位數據比較器的veriloghdl描述36

3.2.74位數據比較器的邏輯仿真結果38

3.3編碼器38

3.3.12位二進制編碼器39

3.3.22位二進制編碼器的veriloghdl描述39

3.3.32位二進制編碼器的邏輯仿真結果40

3.4解碼器41

3.4.1bcd碼解碼器41

3.4.2非完全描述的邏輯函式和邏輯表達式的簡化42

3.4.3bcd碼解碼器的veriloghdl描述44

3.4.4bcd碼解碼器的邏輯仿真結果45

第4章觸發器

4.1異步rs觸發器46

4.1.1異步rs觸發器的邏輯符號46

4.1.2異步rs觸發器的veriloghdl描述46

4.1.3異步rs觸發器的邏輯仿真結果47

4.1.4always塊語句的使用方法48

4.2同步rs觸發器48

4.2.1同步rs觸發器的邏輯符號48

4.2.2同步rs觸發器的veriloghdl描述49

4.2.3同步rs觸發器的邏輯仿真結果50

4.3異步t觸發器50

4.3.1異步t觸發器的邏輯符號50

4.3.2異步t觸發器的veriloghdl描述51

4.3.3異步t觸發器的邏輯仿真結果52

4.4同步t觸發器52

4.4.1同步t觸發器的邏輯符號52

4.4.2同步t觸發器的veriloghdl描述53

4.4.3同步t觸發器的邏輯仿真結果54

4.5同步d觸發器54

4.5.1同步d觸發器的邏輯符號54

4.5.2同步d觸發器的veriloghdl描述55

4.5.3同步d觸發器的邏輯仿真結果56

4.6帶有復位端的同步d觸發器56

4.6.1帶有復位端的同步d觸發器的邏輯符號56

4.6.2帶有復位端的同步d觸發器的veriloghdl描述57

4.6.3帶有復位端的同步d觸發器的邏輯仿真結果58

4.7同步jk觸發器58

4.7.1同步jk觸發器的邏輯符號58

4.7.2同步jk觸發器的veriloghdl描述59

4.7.3同步jk觸發器的邏輯仿真結果60

第5章時序邏輯電路

5.1暫存器62

5.1.1暫存器的組成原理62

5.1.2暫存器的veriloghdl描述63

5.1.3暫存器的邏輯仿真結果63

5.2移位暫存器64

5.2.1串列輸入並行輸出移位暫存器的組成原理64

5.2.2並行輸入串列輸出移位暫存器的組成原理65

5.2.3移位暫存器的veriloghdl描述66

5.2.4移位暫存器的邏輯仿真結果68

5.3計數器69

5.3.1二進制非同步計數器70

5.3.2四進制非同步計數器70

5.3.3下降沿觸髮型的計數器及2n進制非同步計數器的組成原理71

5.3.4非同步計數器的veriloghdl描述72

5.3.5多層次結構的veriloghdl設計74

5.3.6非同步計數器的邏輯仿真結果75

5.3.7四進制同步計數器76

5.3.8四進制同步計數器的veriloghdl描述76

5.3.9任意進制同步計數器的veriloghdl描述77

5.3.10同步計數器的邏輯仿真結果79

第6章基於veriloghdl的硬體電路的實現

6.1硬體系統設計到實現的基本流程81

6.2下載電纜的製作83

6.2.1xilinx下載電纜的連線方法83

6.2.2下載接口電路的組成83

6.2.3製作中需要注意的事項84

6.3jtag標準85

6.3.1何為jtag?85

6.3.2jtag的信號線及功能85

6.4xilinx公司的cpld86

6.4.1何為cpld?86

6.4.2xc9500系列86

6.5webpackprojectnavigator的使用方法88

6.5.1如何將仿真與硬體聯繫起來88

6.5.2通過網站下載webpackprojectnavigator89

6.5.3webpackprojectnavigator實例89

6.5.4編譯結果的報告100

第7章硬體開發應具備的條件

7.1貼片元件的手工焊接102

7.1.1什麼是貼片元件?102

7.1.2為什麼要採用貼片元件?103

7.1.3如何進行貼片元件的手工焊接?103

7.2一些常用貼片元件的封裝106

7.2.1貼片電阻106

7.2.2貼片電容106

7.2.3貼片三極體107

7.2.4貼片集成電阻109

7.2.5貼片積體電路109

7.3硬體開發應具備的工具和材料113

7.3.1必備的工具和材料113

7.3.2附加一些更方便工作的工具和材料116

7.4硬體開發應具備的儀表儀器119

7.4.1必備的儀表儀器119

7.4.2附加一些更方便工作的儀表儀器120

7.5硬體開發應具備的基本常識121

第8章硬體基本單元的設計

8.1兩個簡單的cpld電路單元122

8.1.1cpld套用單元的系統設計思路122

8.1.2cpld套用單元的硬體電路組成122

8.1.3cpld套用單元的主要元器件說明與價格表124

8.1.4cpld套用單元的硬體實現127

8.1.5cpld學習單元的系統設計思路127

8.1.6cpld學習單元的硬體電路組成128

8.1.7cpld學習單元的主要元器件說明與價格表131

8.1.8cpld學習單元的硬體實現133

8.1.9硬體的測試..133

8.1.10用組合邏輯測試cpld套用單元133

8.1.11用時序邏輯測試cpld學習單元138

8.2xc95108單元141

8.2.1系統設計的思路141

8.2.2硬體電路的組成141

8.2.3主要元器件說明與價格表144

8.2.4xc95108單元的硬體實現145

8.35位段式lcd顯示單元145

8.3.1系統設計的思路145

8.3.2硬體電路的組成145

8.3.3主要元器件說明與價格表148

8.3.4硬體實現149

8.4256點陣led顯示單元149

8.4.1系統設計的思路149

8.4.2硬體電路的組成149

8.4.3主要元器件說明與價格表151

8.4.4硬體實現152

第9章套用系統的設計與實現

9.1簡單的可程式單脈衝發生器153

9.1.1由系統功能描述時序關係153

9.1.2流程圖的設計154

9.1.3系統功能描述154

9.1.4邏輯框圖155

9.1.5延時模組的詳細描述及仿真156

9.1.6功能模組veriloghdl描述的模組化方法159

9.1.7輸入檢測模組的詳細描述及仿真160

9.1.8計數模組的詳細描述163

9.1.9可程式單脈衝發生器的系統仿真163

9.1.10可程式單脈衝發生器的硬體實現167

9.1.11關於電路設計中常用的幾個有關名詞169

9.2具有lcd顯示單元的可程式單脈衝發生器174

9.2.1lcd顯示單元的工作原理174

9.2.2顯示邏輯設計的思路與流程176

9.2.3lcd顯示單元的硬體實現179

9.2.4可程式單脈衝數據的bcd碼化182

9.2.5task的使用方法202

9.2.6for循環語句的使用方法203

9.2.7二進制數轉換bcd碼的硬體實現203

9.2.8可程式單脈衝發生器與顯示單元的接口205

9.2.9具有lcd顯示單元的可程式單脈衝發生器的硬體實現206

9.2.10編譯指令——“檔案包含”處理的使用方法208

9.3脈衝計數與顯示208

9.3.1脈衝計數器的工作原理208

9.3.2計數模組的設計與實現209

9.3.3parameter的使用方法211

9.3.4repeat循環語句的使用方法212

9.3.5系統函式$random的使用方法212

9.3.6脈衝計數器的veriloghdl描述213

9.3.7特定脈衝序列的發生215

9.3.8脈衝計數器的硬體實現219

9.4脈衝頻率的測量與顯示221

9.4.1脈衝頻率的測量原理221

9.4.2頻率計的工作原理221

9.4.3頻率測量模組的設計與實現222

9.4.4while循環語句的使用方法227

9.4.5門控信號發生模組的設計與實現228

9.4.6頻率計的veriloghdl描述228

9.4.7頻率計的硬體實現230

9.5脈衝周期的測量與顯示233

9.5.1脈衝周期的測量原理233

9.5.2周期計的工作原理233

9.5.3周期測量模組的設計與實現234

9.5.4forever循環語句的使用方法239

9.5.5disable禁止語句的使用方法239

9.5.6時標信號發生模組的設計與實現240

9.5.7周期計的veriloghdl描述240

9.5.8周期計的硬體實現242

9.5.9周期測量模組的設計與實現之二244

9.5.10改進型周期計的veriloghdl描述249

9.5.11改進型周期計的硬體實現251

9.5.12兩種周期計的對比252

9.6脈衝高電平和低電平持續時間的測量與顯示252

9.6.1脈衝高電平和低電平持續時間測量的工作原理252

9.6.2高低電平持續時間測量模組的設計與實現254

9.6.3改進型高低電平持續時間測量模組的設計與實現261

9.6.4begin聲明語句的使用方法267

9.6.5initial語句和always語句的使用方法268

9.6.6時標信號發生模組的設計與實現269

9.6.7脈衝高低電平持續時間測量的veriloghdl描述270

9.6.8脈衝高低電平持續時間測量的硬體實現272

9.7步進電機的控制275

9.7.1步進電機驅動的邏輯符號276

9.7.2步進電機驅動的時序圖277

9.7.3步進電機驅動的邏輯框圖277

9.7.4計數模組的設計和實現279

9.7.5解碼模組的設計和實現281

9.7.6步進電機驅動的veriloghdl描述283

9.7.7編譯指令——宏替換`define的使用方法284

9.7.8編譯指令——時間尺度`timescale的使用方法285

9.7.9系統任務——$finish的使用方法285

9.7.10步進電機驅動的硬體實現286

9.8基於256點陣的漢字顯示287

9.8.1單個靜止漢字顯示的設計原理及其仿真實現287

9.8.2單個靜止漢字顯示的硬體實現293

9.8.3多個靜止漢字顯示的設計原理及其硬體實現295

9.8.4單個運動漢字顯示的設計原理及其硬體實現300

9.8.5多個運動漢字顯示的設計原理及其硬體實現...309

附錄

光碟內容簡介及使用說明

參考文獻

圖書摘要：

科學技術的發展十分迅猛,特別是電子信息技術的發展更是日新月異。在我們生活的周圍,已經越來越看不到與電子技術無關的東西了。從各種家電到辦公自動化設備、通信設備、多媒體外圍設備等領域,到處都有數字電子技術的套用。與過去的模擬電子技術相比,數字電子技術更有其廣闊的套用前景。.

數字電子技術的飛速發展得益於大規模積體電路技術的發展和其硬體成本的不斷下降。作者在70年代,為了買兩隻用於放大器的功率放大電晶體,需要花費工資10%的投入,並且還是分立元件。按一般工資收入考慮,用10%的工資額度已經可以買一台收音機了。更不用說用20~30元就可以買一隻內部具有成千上萬個元器件的積體電路了。這些良好的外圍環境為我們提供了得天獨厚的學習條件,可以使我們在短時間內掌握更多的東西。

但另一方面,大量信息的湧現,大量書籍的問世,大量知識的更新,使得當今的人們有時不知從何處下手來獲取知識,被知識的海洋沖昏了頭腦。這些年來,由於社會對人才的需求,各大專院校也在不斷擴招學生,給社會培養了大量的人才。同時,我們也應該注意到:由於有的地方硬體設施方面還不能一下滿足需要,使得受教育者僅僅掌握了一些理論知識,而缺乏實踐能力。

讀書就像吃飯的過程,而實踐就像消化的過程。如果學過的東西不用於實踐,那么就不能使學到的知識鞏固和發展。在學習的過程中,如果能夠做到邊學邊實踐,將會有更好的學習效果。..

正是出於這樣一種思考,作者力求從實踐的角度編寫了本書。本書不是講解VerilogHDL的歷史、理論和特點,而是以動手為主。通過動手實踐,體驗VerilogHDL的語法、結構、功能等內涵。第1章~第5章,以各種邏輯電路實例列舉了Ver