《基於VerilogHDL的FPGA技術及套用（微課版）》是2022年清華大學出版社出版的圖書，作者是李翠錦、武麗莉、李金瓊、譚祥、趙軍、楊雄。
基本介紹
- 中文名：基於VerilogHDL的FPGA技術及套用(微課版）
- 作者：李翠錦、武麗莉、李金瓊、譚祥、趙軍、楊雄
- 出版時間：2022年10月1日
- 出版社：清華大學出版社
- ISBN：9787302617891
- 定價：49.80 元
內容簡介,圖書目錄,
內容簡介
《基於VerilogHDL的FPGA技術及套用（微課版）》在內容上吸收了近些年來的**理論研究成果，系統地介紹了硬體描述語言Verilog HDL以及數字系統設計的相關知識。 《基於VerilogHDL的FPGA技術及套用（微課版）》共分為8章，內容包括FPGA入門簡介、FPGA設計開發工具、Verilog HDL的基礎知識、設計驗證、可綜合模型設計、有限狀態機的設計、基於Verilog HDL的FPGA系統設計實例和基於SOPC的FPGA系統設計實例。 《基於VerilogHDL的FPGA技術及套用（微課版）》以套用為主，突出實踐性，結構嚴謹，使學生在掌握專業理論知識的同時，提高FPGA設計分析與操作的實際技能。 《基於VerilogHDL的FPGA技術及套用（微課版）》可以作為高等院校電子信息類專業的高年級本科生教程，也可以作為電子設計從業者的參考書。
圖書目錄
第1章 FPGA入門簡介 1
1.1 FPGA發展歷程 2
1.2 FPGA與ASIC、CPLD的區別 3
1.2.1 FPGA與ASIC 3
1.2.2 FPGA與CPLD 4
1.3 FPGA工作原理 5
1.3.1 FPGA的基本特點 5
1.3.2 FPGA的配置模式 6
1.4 FPGA設計流程與設計方法 6
1.4.1 關鍵步驟的實現 7
1.4.2 自頂向下和自底向上 9
1.4.3 基於IP核的設計 10
1.5 主要FPGA/CPLD廠家 10
1.6 FPGA的套用 11
1.7 EDA技術 13
1.8 本書的編排 15
思考題 15
第2章 FPGA設計開發工具 17
2.1 Modelsim軟體使用方法 18
2.1.1 Modelsim軟體安裝 18
2.1.2 Modelsim仿真方法 19
2.1.3 Modelsim仿真步驟 19
2.1.4 Modelsim仿真波形 27
2.2 Quartus?II軟體使用方法 30
2.2.1 Quartus?II設計流程 30
2.2.2 Quartus?II軟體安裝 30
2.2.3 USB-Blaster驅動安裝 32
2.2.4 Quartus?II設計步驟 35
思考題 48
第3章 Verilog HDL的基礎知識 49
3.1 硬體描述語言(HDL)綜述 50
3.1.1 硬體描述語言的優越性 50
3.1.2 硬體描述語言的發展歷史 51
3.1.3 HDL語言的主要特徵 51
3.1.4 Verilog HDL與VHDL的
比較 52
3.1.5 Verilog HDL設計流程及
設計方法簡介 52
3.1.6 硬體描述語言新的發展 53
3.2 程式基本結構 54
3.3 詞法習俗 56
3.4 數據類型 59
3.4.1 常量 59
3.4.2 變數 59
3.5 運算符 62
3.5.1 算術運算符 62
3.5.2 關係運算符 63
3.5.3 等式運算符 64
3.5.4 邏輯運算符 64
3.5.5 位運算符 65
3.5.6 縮減運算符 66
3.5.7 移位運算符 66
3.5.8 條件運算符 67
3.5.9 位並接運算符 68
3.6 描述語句 68
3.6.1 賦值語句 68
3.6.2 條件語句 70
3.6.3 循環語句 75
3.6.4 邏輯門描述語句 77
3.7 任務和函式結構 78
3.8 時序控制 79
3.8.1 延遲控制 79
3.8.2 事件控制 80
3.8.3 等待語句 81
3.8.4 延遲定義塊 82
思考題 82
第4章 設計驗證——Testbench 85
4.1 驗證綜述 86
4.1.1 驗證概念 86
4.1.2 驗證方法 86
4.1.3 驗證工具 90
4.1.4 驗證流程 91
4.2 功能驗證 93
4.2.1 Testbench基本結構 93
4.2.2 自動生成Testbench 96
4.2.3 Testbench編寫方法 98
4.2.4 激勵信號的產生 110
4.3 基於斷言的驗證 113
4.4 Modelsim驗證實例 115
思考題 118
第5章 可綜合模型設計 119
5.1 阻塞賦值和非阻塞賦值 120
5.2 觸發器電路設計 124
5.2.1 時序電路概念 124
5.2.2 D觸發器 124
5.3 計數器電路設計 127
5.3.1 基本同步計數器 127
5.3.2 具有復位連線埠的計數器 128
5.3.3 具有置數連線埠的計數器 130
5.4 存儲器電路設計 131
5.4.1 存儲器定義 131
5.4.2 ROM(唯讀存儲器) 131
5.4.3 RAM(隨機存儲器) 132
5.4.4 FIFO存儲器 133
5.5 層次化設計 134
5.5.1 元件例化 134
5.5.2 模組劃分 137
5.6 可綜合模型設計風格 140
5.6.1 組合電路設計應注意問題 140
5.6.2 時序電路設計的基本概念 142
5.6.3 時序電路設計應注意問題 146
5.6.4 亞穩態及其解決方法 149
5.7 系統規範 151
思考題 152
第6章 有限狀態機的設計 155
6.1 有限狀態機簡介 156
6.2 兩種狀態機模型 158
6.2.1 Moore型紅綠燈 158
6.2.2 Mealy型紅綠燈 161
6.3 深入理解狀態機 163
6.3.1 一段式狀態機 163
6.3.2 兩段式狀態機 167
6.4 套用實例 169
6.4.1 獨熱碼狀態機 169
6.4.2 格雷碼狀態機 173
思考題 175
第7章 基於Verilog HDL的 FPGA
系統設計實例 177
7.1 計數解碼型流水燈設計 178
7.2 交通燈控制電路設計 179
7.3 智力搶答器設計 183
7.4 點陣型顯示設計 190
7.5 數字鬧鐘設計 194
7.6 桌球遊戲電路設計 202
思考題 210
第8章 基於SOPC的FPGA系統設計
實例 211
8.1 SOPC系統概述 212
8.2 HELLO實驗 214
8.3 流水燈實驗 235
8.4 定時器實驗 243
8.5 並行ADC與DAC實驗 246
思考題 250
