高等學校通用教材:Verilog數字系統設計教程

《高等學校通用教材:Verilog數字系統設計教程》是北京航空航天大學出版社出版圖書。

基本介紹

  • 中文名:高等學校通用教材:Verilog數字系統設計教程
  • 作者:夏宇聞 
  • 出版時間:2003年7月1日
  • 出版社北京航空航天大學出版社 
  • 頁數:469 頁
  • ISBN:9787810773027
  • 裝幀:平裝
內容簡介,圖書目錄,

內容簡介

  本書講述了自20世紀90年代開始在美國和其他先進的工業國家逐步推廣的利用硬體描述語言(Verilog HDL)建模、仿真和綜合的設計複雜數字邏輯電路與系統的方法和技術。本書從算法和計算的基本概念出發,把複雜的算法逐步分解成簡單的操作步驟,講述最終如何由硬線邏輯電路來實現複雜的數字邏輯系統。
  全書共分四部分,另加一個附錄。第一部分為初級篇,共8講;第二部分為中級篇,共10講;第三部分為實踐篇,共12個實驗例選。最後一部分是 Verilog 硬體描述語言參考手冊,即語法篇,供學習、查詢之用。
  書中突破傳統的章節結構,以“學時”為單位,以“講授”為形式,將Verilog HDL知識由淺入深、由簡單到複雜、由典型到一般的循序漸進方法,一步步地傳授給讀者,使大學電子類及計算機工程類本科及研究生,以及相關領域的設計工程人員可以從中掌握Verilog HDL技術,把我國的IC設計、複雜數字系統設計推向一個全新的高度。
  本書可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書,亦可供其他工程人員自學與參考。

圖書目錄

第一部分 初級篇
第一講 Verilog的基本知識
1.1 硬體描述語言HDL
1.2 Verilog HDL的歷史
1.3 Verilog HDL和VHDL的比較
1.4 Verilog 目前的套用情況和適用的設計
1.5 採用Verilog HDL設計複雜數字電路的優點
1.6 Verilog HDL的設計流程簡介
1.7 小結
思考題
第二講 Verilog語法的基本概念
概述
2.1 Verilog模組的基本概念
2.2 Verilog用於模組的測試
2.3 小結
思考題
第三講 常用Verilog語法之一
概述
3.1 模組的結構
3.2 數據類型及其常量及變數
3.3 運算符及表達式
思考題
第四講 常用Verilog語法之二
概述
4.1 邏輯運算符
4.2 關係運算符
4.3 等式運算符
4.4 移位運算符
4.5 位拼接運算符
4.6 縮減運算符
4.7 優先權別
4.8 關 鍵 詞
4.9 賦值語句和塊語句
4.10 小結
思考題
第五講 常用Verilog語法之三
概述
5.1 條件語句
5.2 循環語句
5.3 小結
思考題
第六講 常用Verilog語法之四
概述
6.1 結構說明語句
6.2 task和function說明語句
6.3 系統函式和任務
6.4 小結
思考題
第七講 常用Verilog語法之五
概述
7.1 系統任務$monitor
7.2 時間度量系統函式$time
7.3 系統任務$finish
7.4 系統任務$stop
7.5 系統任務$readmemb和$readmemh
7.6 系統任務 $random
7.7 編譯預處理
7.8 小結
思考題
第八講 常用Verilog語法總結
概述
總結
第二部分 中級篇
第一講 Verilog HDL模型的不同抽象級別
概述
1.1 門級結構描述
1.2 Verilog HDL的行為描述建模
1.3 用戶定義的原語
1.4 小結
思考題
第二講 如何編寫和驗證簡單的純組合邏輯模組
概述
2.1 加法器
2.2 乘法器
2.3 比較器
2.4 多路器
2.5 匯流排和匯流排操作
2.6 流水線
小結
思考題
第三講 複雜數字系統的構成
概述
3.1 運算部件和數據流動的控制邏輯
3.2 在Verilog HDL設計中啟用同步時序邏輯
思考題
第四講 同步狀態機的原理、結構和設計
概述
4.1 狀態機的結構
4.2 Mealy狀態機和Moore狀態機的不同點
4.3 如何用Verilog來描述可綜合的狀態機
思考題
第五講 設計可綜合的狀態機的指導原則
概述
5.1 用Verilog HDL語言設計可綜合的狀態機的指導原則
5.2 典型的狀態機實例
5.3 小結
思考題
第六講 常用Verilog語法之四
概述
6.1 結構說明語句
6.2 task和function說明語句
6.3 系統函式和任務
6.4 小結
思考題
第七講 常用Verilog語法之五
概述
7.1 系統任務$monitor
7.2 時間度量系統函式$time
7.3 系統任務$finish
7.4 系統任務$stop
7.5 系統任務$readmemb和$readmemh
7.6 系統任務 $random
7.7 編譯預處理
7.8 小結
思考題
第八講 常用Verilog語法總結
概述
總結
第二部分 中級篇
第一講 Verilog HDL模型的不同抽象級別
概述
1.1 門級結構描述
1.2 Verilog HDL的行為描述建模
1.3 用戶定義的原語
1.4 小結
思考題
第二講 如何編寫和驗證簡單的純組合邏輯模組
概述
2.1 加法器
2.2 乘法器
2.3 比較器
2.4 多路器
2.5 匯流排和匯流排操作
2.6 流水線
小結
思考題
第三講 複雜數字系統的構成
概述
3.1 運算部件和數據流動的控制邏輯
3.2 在Verilog HDL設計中啟用同步時序邏輯
思考題
第四講 同步狀態機的原理、結構和設計
概述
4.1 狀態機的結構
4.2 Mealy狀態機和Moore狀態機的不同點
4.3 如何用Verilog來描述可綜合的狀態機
思考題
第五講 設計可綜合的狀態機的指導原則
概述
5.1 用Verilog HDL語言設計可綜合的狀態機的指導原則
5.2 典型的狀態機實例
5.3 綜合的一般原則
5.4 語言指導原則
5.5 可綜合風格的Verilog HDL模組實例
5.6 狀態機的置位與復位
小結
思考題
第六講 深入理解阻塞和非阻塞賦值的不同
概述
6.1 深入理解阻塞和非阻塞賦值的不同
6.2 Verilog模組編程要點
6.3 Verilog的層次化事件佇列
6.4 自觸發always塊
6.5 移位暫存器模型
6.6 阻塞賦值及一些簡單的例子
6.7 時序反饋移位暫存器建模
6.8 組合邏輯建模時應使用阻塞賦值
6.9 時序和組合的混合邏輯——使用非阻塞賦值
6.10 其他阻塞和非阻塞混合使用的原則
6.11 對同一變數進行多次賦值
6.12 常見的對於非阻塞賦值的誤解
6.13 小結
思考題
第七講 較複雜時序邏輯電路設計實踐
概述
總結
思考題
第八講 I2C匯流排接口模組的設計
概述
總結
思考題
第九講 簡化的 RISC_CPU設計
概述
9.1 課題的來由和設計環境介紹
9.2 什麼是CPU
9.3 RISC_CPU結構
9.4 RISC_CPU 操作和時序
9.5 RISC_CPU定址方式和指令系統
9.6 RISC_CPU模組的調試
小結
思考題
第十講 虛擬器件、虛擬接口模型及其在大型數字系統設計中的作用
概述
10.1 軟核和硬核、宏單元及虛擬器件和接口
10.2 虛擬器件和虛擬接口模組的供應商
10.3 虛擬模組的設計
10.4 虛擬接口模組的實例
小結
思考題
第三部分 實踐篇
設計示範和上機習題概述
練習一 簡單的組合邏輯設計
練習二 簡單分頻時序邏輯電路的設計
練習三 利用條件語句實現計數分頻時序電路
練習四 阻塞賦值與非阻塞賦值的區別
練習五 用always塊實現較複雜的組合邏輯電路
練習六 在Verilog HDL中使用函式
練習七 在Verilog HDL中使用任務(task)
練習八 利用有限狀態機進行時序邏輯的設計
練習九 利用狀態機實現比較複雜的接口設計
練習十 通過模組實例調用實現大型系統的設計
練習十一 簡單卷積器的設計
練習十二 利用SRAM設計一個FIFO
第四部分 語法篇
關於Verilog HDL的說明
一、關於 IEEE 1364標準
二、Verilog簡介
三、語法總結
四、編寫Verilog HDL原始碼的標準
五、設計流程
Verilog硬體描述語言參考手冊
一、Verilog HDL語句與常用標誌符(按字母順序排列)
二、系統任務和函式(System task and function)
三、常用系統任務和函式的詳細使用說明
四、Command Line Options 命令行的可選項

相關詞條

熱門詞條

聯絡我們