Verilog數字系統設計與FPGA套用

《Verilog數字系統設計與FPGA套用》是2012年出版的圖書。

基本介紹

• 書名：Verilog數字系統設計與FPGA套用
• ISBN：9787302280392
• 頁數：325
• 定價：34.50元
• 出版時間：2012-10

內容介紹

《Verilog數字系統設計與FPGA套用》按照Verilog數字系統設計的前端設計流程編寫，從Verilog HDL語言、HDL編碼指南、邏輯驗證到測試平台，在此基礎上對當前主流Altera FPGA/CPLD器件的套用進行介紹，並對片上可程式系統進行深入探討。本書內容由淺入深，循序漸進，既容易入門，又能深入到積體電路設計領域。

《Verilog數字系統設計與FPGA套用》可作為電子、計算機等信息類專業高年級本科生及研究生的教材，也可以作為積體電路設計和FPGA開發工程師的技術參考書。本書由趙倩擔任主編。

圖書目錄

第1章緒論

1.1積體電路設計技術的發展

1.2Verilog HDL和VHDL

1.2.1Verilog HDL和VHDL的發展歷史

1.2.2Verilog HDL和VHDL的比較

1.3FPGA/CPLD簡介

1.3.1可程式邏輯器件的發展歷史

1.3.2PAL/GAL

1.3.3CPLD

1.3.4FPGA

1.3.5CPLD與FPGA的區別

1.3.6SOPC

習題1

第2章Verilog HDL 基礎

2.1Verilog HDL的基本單元——模組

2.1.1簡單Verilog HDL程式實例

2.1.2Verilog HDL程式的基本結構

2.1.3邏輯功能描述

2.2Verilog HDL基本語法

2.2.1詞法規定

2.2.2常量及其表示

2.2.3變數的數據類型

2.3運算符及表達式

2.3.1算術運算符

2.3.2位運算符

2.3.3縮位運算符

2.3.4關係運算符

2.3.5等式運算符

2.3.6邏輯運算符

2.3.7移位運算符

2.3.8位拼接運算符

2.3.9條件運算符

2.3.10優先權別

2.4過程語句

2.4.1initial語句

2.4.2always語句

2.5塊語句

2.5.1串列塊beginend

2.5.2並行塊forkjoin

2.6賦值語句

2.6.1連續賦值

2.6.2過程賦值

2.7條件語句

2.7.1ifelse語句

2.7.2case語句

2.7.3條件的描述完備性

2.8循環語句

2.8.1forever語句

2.8.2repeat語句

2.8.3while語句

2.8.4for語句

2.8.5disable 語句

2.9task和function說明語句

2.9.1task說明語句

2.9.2function說明語句

2.9.3task和function說明語句的不同點

2.10編譯嚮導

2.10.1宏定義語句`define

2.10.2檔案包含語句`include

2.10.3條件編譯命令`ifdef、`else、`endif

2.10.4時間尺度命令`timescale

2.11Verilog HDL設計舉例

2.11.1組合邏輯電路描述

2.11.2時序邏輯電路

2.12小結

習題2

第3章Verilog HDL常用的建模方式

3.1Verilog HDL常用的建模描述方式

3.1.1結構化建模描述方式

3.1.2數據流建模描述方式

3.1.3行為建模描述方式

3.1.4混合設計描述

3.2Verilog HDL的抽象分層建模方式

3.2.1系統級和算法級建模方式

3.2.2暫存器傳輸級建模方式

3.2.3門級建模方式

3.2.4電晶體開關級建模方式

3.3小結

習題3

第4章有限狀態機設計

4.1FSM設計方法

4.1.1使用FSM設計數字系統的優點

4.1.2設計FSM的基本步驟

4.1.3設計FSM的基本原則

4.1.4FSM的Verilog代碼編寫方法

4.2FSM設計實例

4.2.11001序列信號檢測器設計

4.2.2交通燈信號控制器設計

4.3基於FPGA的數字系統設計原則和技巧

4.3.1基本原則

4.3.2設計技巧

4.4小結

習題4

第5章Verilog 代碼編寫風格

5.1命名規範

5.2格式規範

5.3RTL可綜合代碼編寫規範

5.4項目目錄規範

5.5常見錯誤

5.6小結

習題5

第6章邏輯驗證與測試平台

6.1測試平台的基本概念

6.1.1什麼是測試平台

6.1.2測試平台模板

6.2仿真激勵的語法

6.2.1initial語句和always語句施加激勵

6.2.2時鐘信號的產生

6.2.3復位信號

6.2.4並行激勵

6.2.5循環激勵

6.2.6數組激勵

6.2.7強制激勵

6.2.8包含檔案

6.2.9檔案的讀寫

6.2.10矢量採樣

6.2.11矢量回放

6.2.12Matlab

6.3系統函式和系統任務

6.3.1$display、$write和$strobe

6.3.2系統任務$monitor

6.3.3$fopen、$fclose、$fdisplay和$fmonitor

6.3.4系統任務$readmemb和$readmemh

6.3.5系統任務$finish和$stop

6.3.6系統任務$random

6.3.7系統函式$time和$realtime

6.3.8值變轉儲檔案

6.4實例

6.5小結

習題6