《CPLD套用技術與數字系統設計》是2003年電子工業出版社出版社出版的圖書，作者是陳雲洽 / 保延翔。
基本介紹
- 書名：CPLD套用技術與數字系統設計
- 作者：陳雲洽 / 保延翔
- ISBN：9787505386778
- 頁數：299
- 定價：26.00元
- 出版社：電子工業出版社
- 出版時間：2003-5
- 裝幀：平裝(無盤)
內容簡介,目錄,
內容簡介
本書從數字系統設計的角度出發，簡明而系統地介紹了可程式邏輯器件及其開發與套用技術。內容包括：在系統可程式邏輯器件的一般結構、原理，作為設計工具的硬體描述語言ABEL-HDL、VHDL，相關的EDA軟體以及基於可程式邏輯器件的數字系統設計方法。在取材和編排上，力求理論聯繫實際、由淺入深、循序漸進。書中結合實際套用，對用ABEL-HDL和VHDL設計數字系統的方法做了詳細討論，並給出許多有代表性的實例。相關器件和EDA開發平台選取了國內廣泛使用的 Lattice公司的ispLSI器件及其開發工具ispDesignEXPERT設計系統。
本書可作為高等院校電子、通信、自控、計算機類各專業的教材，也可作為上述學科及相關學科工程技術人員的參考書。
目錄
第1章 可程式邏輯器件簡介
1.1 可程式邏輯器件的發展
1.2 可程式邏輯器件分類
1.2.1 可程式邏輯器件按集成度的分類
1.2.2 可程式邏輯器件按結構的分類
1.2.3 可程式邏輯器件按編程工藝的分類
1.3 PLD的基本結構
1.3.1 與或陣列
1.3.2 宏單元
1.4 FPGA的基本結構
1.4.1 查找表型FPGA的結構
1.4.2 多路開關型FPGA的結構
1.4.3 多級與非門型FPGA的結構
1.5 先進的編程和測試技術
1.5.1 在系統可程式技術
1.5.2 邊界掃描測試技術
思考與練習
第2章 ispLSI器件的結構與原理
2.1 ispLSI器件概述
2.1.1 ispLSI器件簡介
2.1.2 ispLSI器件的主要技術特性
2.2 ispLSI器件的結構與原理
2.2.1 萬能邏輯塊GLB（Generic Logic Block）
2.2.2 集總布線區GRP（Global Routing Pool）
2.2.3 輸入/ 輸出單元IOC（Input/Output Cell）
2.2.4 輸出布線區ORP（Output Routing Pool）
2.2.5 時鐘分配網路CDN（Clock Distribution Network）
2.2.6 宏模組結構（Megablock）
2.3 ispLSI 1016的主要性能指標和封裝
2.3.1 ispLSI 1016的主要性能指標
2.3.2 ispLSI/pLSI 1016的封裝和引腳定義
思考與練習
第3章 ispLSI器件的編程
3.1 在系統編程技術原理
3.1.1 ispLSI器件的編程結構
3.1.2 ISP狀態機
3.1.3 ISP編程的定時關係
3.2 ISP器件的編程方式
3.2.1 通過PC的I/O口編程
3.2.2 利用用戶目標系統或線路板上的單片機或微處理器編程
3.2.3 多個ISP器件的編程
3.3 互連的在系統編程
3.3.1 ispGDS的結構與原理
3.3.2 ispGDS器件的編程
思考與練習
第4章 ABEL-HDL
4.1 ABEL-HDL的基本元素與語法
4.1.1 字元集
4.1.2 標識符
4.1.3 字元串
4.1.4 注釋
4.1.5 運算元
4.1.6 運算符、表達式和方程
4.1.7 集合
4.1.8 特殊常量值
4.1.9 塊
4.1.10 變數及變數代換
4.2 ABEL-HDL的語言結構
4.2.1 基本結構
4.2.2 檔案頭部
4.2.3 定義段
4.2.4 邏輯描述段
4.2.5 測試向量段
4.2.6 結束段
4.3 指示字
思考與練習
第5章 VHDL簡介
5.1 概述
5.2 VHDL程式結構
5.2.1 VHDL程式的基本結構
5.2.2 實體說明
5.2.3 結構體
5.2.4 配置
5.2.5 程式包和庫
5.3 VHDL的基本元素
5.3.1 標識符
5.3.2 數據對象
5.3.3 數據類型
5.3.4 屬性
5.3.5 VHDL的表達式與運算符
5.4 VHDL的基本描述語句
5.4.1 順序語句
5.4.2 並行語句
5.4.3 子程式
思考與練習
第6章 ispDesignEXPERT及其套用
6.1 可程式邏輯器件設計的一般方法
6.1.1 開發工具
6.1.2 器件設計的一般方法
6.2 ispDesignEXPERT設計軟體
6.2.1 ispDesignEXPERT系統的設計環境
6.2.2 ispDesignEXPERT軟體的基本命令
6.3 ispDesignEXPERT設計軟體的套用
6.3.1 創建新項目
6.3.2 電路原理圖的輸入
6.3.3 ABEL-HDL檔案的輸入
6.3.4 建立頂層設計檔案
6.3.5 層次化操作
6.3.6 編譯和設計的實現
6.3.7 邏輯功能仿真（邏輯模擬）
6.3.8 時序仿真
6.3.9 仿真調試
6.3.10 引腳鎖定
6.3.11 ISP器件的編程
6.4 VHDL輸入設計方式
6.4.1 VHDL檔案的輸入
6.4.2 VHDL源程式的綜合
6.4.3 仿真測試
6.4.4 引腳鎖定和器件的編程
6.5 ispDesignEXPERT的檔案後綴及含義
思考與練習
第7章 採用ISP器件的數字系統設計
7.1 採用ISP器件的數字系統設計方法
7.1.1 數字系統的設計過程
7.1.2 數字系統設計的基本方法
7.2 組合邏輯電路的設計
7.2.1 運用ABEL-HDL設計組合邏輯電路
7.2.2 運用VHDL設計組合邏輯電路
7.3 時序邏輯電路的設計
7.3.1 運用ABEL-HDL設計時序邏輯電路
7.3.2 運用VHDL設計時序邏輯電路
7.4 測試向量序列的編寫
7.4.1 編寫測試向量序列的基本方法
7.4.2 編寫測試向量的技巧
7.5 數字系統設計
7.5.1 系統設計
7.5.2 採用電路原理圖/ABEL-HDL描述系統功能
7.5.3 編譯、仿真測試與適配
7.5.4 採用ABEL-HDL描述系統功能
7.5.5 採用電路原理圖/VHDL描述系統功能
7.5.6 採用VHDL描述系統功能（一）
7.5.7 採用VHDL描述系統功能(二)
思考與練習
第8章 數字系統設計實例
8.1 智力競賽搶答器的設計
8.1.1 搶答器的功能描述
8.1.2 搶答器的設計
8.1.3 採用電路原理圖/ABEL-HDL描述的搶答器的設計
8.1.4 仿真與測試
8.1.5 採用ABEL-HDL描述的搶答器的設計
8.1.6 採用VHDL描述的搶答器的設計
8.2 交通信號燈控制器的設計
8.2.1 交通信號燈控制器的功能描述
8.2.2 交通信號燈控制器的設計
8.2.3 採用電路原理圖/ABEL-HDL描述的交通信號燈控制器的設計
8.2.4 仿真與測試
8.2.5 採用VHDL描述的交通信號燈控制器的設計
8.3 簡易電子樂器的設計
8.3.1 樂曲演奏電路的基本原理
8.3.2 簡易電子樂器的功能描述
8.3.3 電子薩克斯管的設計
8.3.4 採用電路原理圖/ABEL-HDL描述的電子薩克斯管的設計
8.3.5 採用VHDL描述的電子薩克斯管的設計
8.4 數字頻率計的設計
8.4.1 數字頻率計的功能描述
8.4.2 簡易數字頻率計的設計
8.4.3 採用電路原理圖描述的簡易數字頻率計的設計
8.4.4 採用VHDL描述的簡易數字頻率計的設計
8.5 FIR數字濾波器的設計
8.5.1 FIR數字濾波器結構簡介
8.5.2 FIR濾波器的設計方案
8.5.3 採用VHDL描述的FIR濾波器的設計
思考與練習
參考文獻
1.1 可程式邏輯器件的發展
1.2 可程式邏輯器件分類
1.2.1 可程式邏輯器件按集成度的分類
1.2.2 可程式邏輯器件按結構的分類
1.2.3 可程式邏輯器件按編程工藝的分類
1.3 PLD的基本結構
1.3.1 與或陣列
1.3.2 宏單元
1.4 FPGA的基本結構
1.4.1 查找表型FPGA的結構
1.4.2 多路開關型FPGA的結構
1.4.3 多級與非門型FPGA的結構
1.5 先進的編程和測試技術
1.5.1 在系統可程式技術
1.5.2 邊界掃描測試技術
思考與練習
第2章 ispLSI器件的結構與原理
2.1 ispLSI器件概述
2.1.1 ispLSI器件簡介
2.1.2 ispLSI器件的主要技術特性
2.2 ispLSI器件的結構與原理
2.2.1 萬能邏輯塊GLB（Generic Logic Block）
2.2.2 集總布線區GRP（Global Routing Pool）
2.2.3 輸入/ 輸出單元IOC（Input/Output Cell）
2.2.4 輸出布線區ORP（Output Routing Pool）
2.2.5 時鐘分配網路CDN（Clock Distribution Network）
2.2.6 宏模組結構（Megablock）
2.3 ispLSI 1016的主要性能指標和封裝
2.3.1 ispLSI 1016的主要性能指標
2.3.2 ispLSI/pLSI 1016的封裝和引腳定義
思考與練習
第3章 ispLSI器件的編程
3.1 在系統編程技術原理
3.1.1 ispLSI器件的編程結構
3.1.2 ISP狀態機
3.1.3 ISP編程的定時關係
3.2 ISP器件的編程方式
3.2.1 通過PC的I/O口編程
3.2.2 利用用戶目標系統或線路板上的單片機或微處理器編程
3.2.3 多個ISP器件的編程
3.3 互連的在系統編程
3.3.1 ispGDS的結構與原理
3.3.2 ispGDS器件的編程
思考與練習
第4章 ABEL-HDL
4.1 ABEL-HDL的基本元素與語法
4.1.1 字元集
4.1.2 標識符
4.1.3 字元串
4.1.4 注釋
4.1.5 運算元
4.1.6 運算符、表達式和方程
4.1.7 集合
4.1.8 特殊常量值
4.1.9 塊
4.1.10 變數及變數代換
4.2 ABEL-HDL的語言結構
4.2.1 基本結構
4.2.2 檔案頭部
4.2.3 定義段
4.2.4 邏輯描述段
4.2.5 測試向量段
4.2.6 結束段
4.3 指示字
思考與練習
第5章 VHDL簡介
5.1 概述
5.2 VHDL程式結構
5.2.1 VHDL程式的基本結構
5.2.2 實體說明
5.2.3 結構體
5.2.4 配置
5.2.5 程式包和庫
5.3 VHDL的基本元素
5.3.1 標識符
5.3.2 數據對象
5.3.3 數據類型
5.3.4 屬性
5.3.5 VHDL的表達式與運算符
5.4 VHDL的基本描述語句
5.4.1 順序語句
5.4.2 並行語句
5.4.3 子程式
思考與練習
第6章 ispDesignEXPERT及其套用
6.1 可程式邏輯器件設計的一般方法
6.1.1 開發工具
6.1.2 器件設計的一般方法
6.2 ispDesignEXPERT設計軟體
6.2.1 ispDesignEXPERT系統的設計環境
6.2.2 ispDesignEXPERT軟體的基本命令
6.3 ispDesignEXPERT設計軟體的套用
6.3.1 創建新項目
6.3.2 電路原理圖的輸入
6.3.3 ABEL-HDL檔案的輸入
6.3.4 建立頂層設計檔案
6.3.5 層次化操作
6.3.6 編譯和設計的實現
6.3.7 邏輯功能仿真（邏輯模擬）
6.3.8 時序仿真
6.3.9 仿真調試
6.3.10 引腳鎖定
6.3.11 ISP器件的編程
6.4 VHDL輸入設計方式
6.4.1 VHDL檔案的輸入
6.4.2 VHDL源程式的綜合
6.4.3 仿真測試
6.4.4 引腳鎖定和器件的編程
6.5 ispDesignEXPERT的檔案後綴及含義
思考與練習
第7章 採用ISP器件的數字系統設計
7.1 採用ISP器件的數字系統設計方法
7.1.1 數字系統的設計過程
7.1.2 數字系統設計的基本方法
7.2 組合邏輯電路的設計
7.2.1 運用ABEL-HDL設計組合邏輯電路
7.2.2 運用VHDL設計組合邏輯電路
7.3 時序邏輯電路的設計
7.3.1 運用ABEL-HDL設計時序邏輯電路
7.3.2 運用VHDL設計時序邏輯電路
7.4 測試向量序列的編寫
7.4.1 編寫測試向量序列的基本方法
7.4.2 編寫測試向量的技巧
7.5 數字系統設計
7.5.1 系統設計
7.5.2 採用電路原理圖/ABEL-HDL描述系統功能
7.5.3 編譯、仿真測試與適配
7.5.4 採用ABEL-HDL描述系統功能
7.5.5 採用電路原理圖/VHDL描述系統功能
7.5.6 採用VHDL描述系統功能（一）
7.5.7 採用VHDL描述系統功能(二)
思考與練習
第8章 數字系統設計實例
8.1 智力競賽搶答器的設計
8.1.1 搶答器的功能描述
8.1.2 搶答器的設計
8.1.3 採用電路原理圖/ABEL-HDL描述的搶答器的設計
8.1.4 仿真與測試
8.1.5 採用ABEL-HDL描述的搶答器的設計
8.1.6 採用VHDL描述的搶答器的設計
8.2 交通信號燈控制器的設計
8.2.1 交通信號燈控制器的功能描述
8.2.2 交通信號燈控制器的設計
8.2.3 採用電路原理圖/ABEL-HDL描述的交通信號燈控制器的設計
8.2.4 仿真與測試
8.2.5 採用VHDL描述的交通信號燈控制器的設計
8.3 簡易電子樂器的設計
8.3.1 樂曲演奏電路的基本原理
8.3.2 簡易電子樂器的功能描述
8.3.3 電子薩克斯管的設計
8.3.4 採用電路原理圖/ABEL-HDL描述的電子薩克斯管的設計
8.3.5 採用VHDL描述的電子薩克斯管的設計
8.4 數字頻率計的設計
8.4.1 數字頻率計的功能描述
8.4.2 簡易數字頻率計的設計
8.4.3 採用電路原理圖描述的簡易數字頻率計的設計
8.4.4 採用VHDL描述的簡易數字頻率計的設計
8.5 FIR數字濾波器的設計
8.5.1 FIR數字濾波器結構簡介
8.5.2 FIR濾波器的設計方案
8.5.3 採用VHDL描述的FIR濾波器的設計
思考與練習
參考文獻
