《FPGA/CPLD套用技術(Verilog語言版)》按照最新的職業教育教學改革要求，結合國家示範院校建設課程改革成果，以及多年的校企合作經驗進行編寫。全書以工作任務為導向，系統地介紹了數字系統設計開發環境、可程式邏輯器件的結構和開發工具軟體、Verilog HDL語言及其套用、組合邏輯電路設計、時序邏輯電路設計、數字系統的驗證、數字系統設計實踐等。
基本介紹
- 作者：王靜霞 編
- ISBN：9787121122545
- 頁數：340
- 定價：35.00元
- 出版時間：2011-1
內容介紹
《FPGA/CPLD套用技術(Verilog語言版)》按照最新的職業教育教學改革要求，結合國家示範院校建設課程改革成果，以及多年的校企合作經驗進行編寫。全書以工作任務為導向，系統地介紹了數字系統設計開發環境、可程式邏輯器件的結構和開發工具軟體、Verilog HDL語言及其套用、組合邏輯電路設計、時序邏輯電路設計、數字系統的驗證、數字系統設計實踐等。
全書共安排了24個工作任務，由工作任務入手，引入相關知識和理論，通過技能訓練引出相關概念、設計技巧，體現做中學、學中練的教學思路與職業教育特色。
《FPGA/CPLD套用技術(Verilog語言版)》配有電子教學課件、習題參考答案和Verilog HDL代碼檔案，詳見前言。
讀者對象：《FPGA/CPLD套用技術(Verilog語言版)》內容精煉，易於教學，可作為高職高專院校電子信息類、計算機類、自動化類等專業課程教材，也可作為套用型本科、成人教育、函授學院、電視大學、中職學校相關課程的教材，以及電子工程技術人員的一本好參考書。
