《CPLD/FPGA技術套用》是2011年11月1日電子工業出版社出版的圖書，作者是王芳。
基本介紹
- 書名：CPLD/FPGA技術套用
- 作者：王芳
- ISBN：9787121147630
- 頁數：164頁
- 定價：21.00元
- 出版社：電子工業出版社
- 出版時間：2011年11月1日
- 裝幀：平裝
- 開本：16開
- 字數：275000
- 叢書名：全國高職高專院校規劃教材
內容簡介,編輯推薦,圖書目錄,
內容簡介
《CPLD/FPGA技術套用》採用教、學、練一體化教學模式，以提高實際工程套用能力為目的，將EDA技術基本知識、VHDL硬體描述語言、可程式邏輯器件、開發軟體套用等相關知識貫穿於多個實際案例中，使讀者通過《CPLD/FPGA技術套用》的學習能初步了解和掌握EDA的基本內容及實用技術。全書分為6個學習項目。學習項目1通過解碼器的設計，簡要介紹EDA技術的基本知識、原理圖輸入法及進行電路設計的基本流程；學習項目2通過頻率計的設計，介紹可程式邏輯器件（CPLD與FPGA）的晶片結構、工作原理以及層次化電路原理圖輸入方法；學習項目3通過數據選擇器的設計與套用，介紹VHDL硬體描述語言程式的基本結構與文本法電路設計軟體使用流程；學習項目4～6通過全加器、暫存器、計數器等電路模組設計，分別介紹相關的VHDL語法及編程技巧等。
編輯推薦
《CPLD/FPGA技術套用》為高職高專院校電子信息類、計算機類、自動化類、機電類等專業的教材，也可作為套用型本科、成人教育、自學考試、電視大學、中職學校、培訓班等相關課程的教材，同時也是電子工程技術人員的一本好參考書。
圖書目錄
學習項目1解碼器設計套用（1）
教學導航1（1）
1.1 EDA技術的特點與發展趨勢（2）
1.1.1 EDA技術的發展歷史（2）
1.1.2 EDA技術的特點（3）
1.1.3 EDA技術的發展趨勢（4）
1.2 解碼器邏輯功能分析（6）
1.2.1 解碼器的邏輯功能（6）
1.2.2 解碼器的擴展及套用（11）
1.3 解碼器原理圖輸入設計（12）
1.3.1 EDA開發軟體——QuartusⅡ（13）
1.3.2 編輯檔案（14）
1.3.3 創建工程（16）
1.3.4 編譯（21）
1.3.5 仿真（22）
1.3.6 引腳設定與下載（27）
操作測試1原理圖方式輸入電路的功能分析（30）
習題1（31）
學習項目2頻率計設計套用（32）
教學導航2（32）
2.1 可程式邏輯器件基礎（33）
2.1.1 可程式邏輯器件的特點及分類（33）
2.1.2 PLD中陣列的表示方法（34）
2.1.3 CPLD的結構和工作原理（35）
2.1.4 FPGA的結構和工作原理（40）
2.1.5 CLPD/FPGA產品系列（44）
2.2 頻率計邏輯功能分析（46）
2.2.1 測頻控制電路（47）
2.2.2 有時鐘使能的2位十進制計數器（48）
2.2.3 鎖存、解碼顯示電路（49）
2.3 頻率計原理圖輸入設計（50）
2.3.1 2位十進制計數器（50）
2.3.2 頻率計頂層電路設計（54）
2.3.3 引腳設定與下載（57）
操作測試2用原理圖輸入法設計8位全加器（58）
習題2（60）
學習項目3數據選擇器設計套用（61）
教學導航3（61）
3.1 VHDL語言的特點與結構（62）
3.1.1 VHDL語言的特點（62）
3.1.2 VHDL程式的基本結構（63）
3.2 數據選擇器邏輯功能分析（64）
3.2.1 數據選擇器的邏輯功能（64）
3.2.2 數據選擇器的擴展及其套用（66）
3.3 數據選擇器VHDL設計（68）
3.3.1 2選1數據選擇器的VHDL描述（68）
3.3.2 2選1數據選擇器的語言現象說明（71）
3.4 數據選擇器文本輸入設計（76）
3.4.1 編輯檔案（77）
3.4.2 創建工程（78）
3.4.3 編譯（81）
3.4.4 仿真（81）
3.4.5 套用RTL電路觀察器（83）
3.4.6 硬體測試（84）
操作測試3優先編碼器的VHDL設計（85）
習題3（86）
學習項目4全加器設計套用（88）
教學導航4（88）
4.1 VHDL數據結構（89）
4.1.1 VHDL語言的標識符和數據對象（89）
4.1.2 數據類型、表達式（92）
4.2 全加器邏輯功能分析（98）
4.2.1 全加器的邏輯功能（98）
4.2.2 全加器的擴展及套用（100）
4.3 半加器的VHDL語言設計（101）
4.3.1 半加器與或門描述（102）
4.3.2 半加器與或門的語言現象說明（103）
4.4 全加器VHDL語言設計（107）
4.4.1 全加器描述（107）
4.4.2 全加器的語言現象說明（108）
操作測試4全減器的VHDL設計（110）
習題4（112）
學習項目5暫存器設計套用（113）
教學導航5（113）
5.1 暫存器邏輯功能分析（114）
5.1.1 基本暫存器的邏輯功能（114）
5.1.2 暫存器的擴展及套用（117）
5.2 暫存器VHDL語言設計（119）
5.2.1 D觸發器的VHDL描述（120）
5.2.2 D觸發器的語言現象說明（121）
5.2.3 實現時序電路的不同表述（124）
5.2.4 異步時序電路設計（127）
5.3 移位暫存器VHDL語言設計（128）
5.3.1 移位暫存器的描述（128）
5.3.2 移位暫存器的語言現象說明（129）
操作測試5JK觸發器的VHDL設計（135）
習題5（136）
學習項目6計數器設計套用（138）
教學導航6（138）
6.1 計數器邏輯功能分析（139）
6.1.1 各種類型計數器的邏輯功能（139）
6.1.2 計數器的擴展及套用（145）
6.2 4位二進制加法計數器設計（148）
6.2.1 4位二進制加法計數器的語言現象說明（148）
6.2.2 整數類型（149）
6.2.3 計數器設計的其他表述方法（149）
6.3 一般加法計數器設計（152）
6.3.1 十進制加法計數器設計（152）
6.3.2 六十進制加法計數器設計（155）
6.3.3 可作計數器使用的移位暫存器設計（157）
操作測試6任意進制計數器的VHDL設計（159）
習題6（160）
附錄AGW48CK/PK2/PK3/PK4系統萬能接插口與結構圖信號/晶片引腳對照表（161）
參考文獻（164）
