《CPLD技術及其套用》是1999年9月1日西安電子科技大學出版社出版的圖書，作者是宋萬傑。
基本介紹
- 書名：CPLD技術及其套用
- 作者：宋萬傑
- ISBN：9787560607696
- 頁數：276
- 定價：25.00元
- 出版社：西安電子科技大學出版社
- 出版時間：1999年9月1日
- 裝幀：簡裝本
內容簡介,圖書目錄,
內容簡介
《CPLD技術及其套用》結合眾多的工程設計實例，由淺入深，改變了以往電路設計類書籍與實際脫節的現象。大量的圖例說明，使得《CPLD技術及其套用》不僅適合於有一定基礎的電子工程設計人員，而且也適合於相關專業大學生閱讀使用，對於初學者更有極大的幫助。
CPLD是最新型的可程式邏輯器件，幾乎可適用於所有的門陣列和各種規模的數字積體電路，它的諸多特點使其特別適合於產品的樣品開發與小批量生產。《CPLD技術及其套用》正是以全球最大的可程式邏輯器件供應商——Altera公司的MAX+PLUS Ⅱ為工具，詳盡地剖析了其FLEX 10K等系列的結構、功能及開發套用。在基礎篇中，通過一個完整的實例介紹，以使讀者能夠儘快了解MAX+PLUS Ⅱ的軟體安裝、設計輸入、項目編譯、最佳化以及硬體編程線上調試等功能，並且能夠開發出相對簡單的產品。在提高篇中，對電子電路設計過程中出現的許多問題，例如：如何提高設計效率，如何提高系統設計速度等作了更深入的探討。同時，《CPLD技術及其套用》還對Altera硬體描述語言AHDL的基本構造以及如何在設計中套用AHDL編制出精煉的程式都作了大量的實例介紹，以期幫助電子設計人員從繁瑣的傳統電路設計、調試中解脫出來。
圖書目錄
第一部分 基礎篇
第1章 PLD概述
1.1 可程式邏輯器件的發展歷程
1.2 ASIC、FPGA/CPLD技術
1.2.1 ASICCAD技術
1.2.2 FPGA/CPLDCAD技術
1.2.3 ASIC與FPGA/CPLD進行電路設計的一般流程
1.3 PLD廠商及產品介紹
1.3.1 Xilinx公司及其產品簡介
1.3.2 Altera公司的CPLD
第2章 Altera產品概述
2.1 可程式邏輯與ASIC
2.2 AlteraPLD的優點
2.2.1 高性能
2.2.2 高集成度
2.2.3 價格合理
2.2.4 使用MAX+PLUSⅡ軟體開發周期較短
2.2.5 Altera器件的最佳化宏函式
2.3 Altera的系列產品
2.3.1 FLEX10K系列
2.3.2 FLEX8000系列
2.3.3 FLEX6000系列
2.3.4 MAX9000系列
2.3.5 MAX7000系列
2.3.6 MAX5000系列
2.3.7 Classic系列
2.4 MAX+PLUSⅡ開發工具
2.4.1 MAX+PLUSⅡ設計流圖
2.4.2 使用各種平台和其它EDA工具
2.5 結論
第3章 FLEX10K系列器件的技術規範
3.1 概述
3.2 特點
3.3 功能描述
3.3.1 FLEX10K的EAB
3.3.2 邏輯單元(LE)
3.3.3 邏輯陣列塊(LAB)
3.3.4 FastTrack連線
3.3.5 I/O單元(IOE)
3.3.6 時鐘鎖定和時鐘自舉
3.3.7 輸出配置
3.3.8 JTAG邊界掃描
3.3.9 一般性測試
3.3.10 定時模型
3.4 FLEX10KE器件系列簡介
3.5 器件輸出引腳
第4章 FLEX6000系列器件簡介
4.1 OptiFLEX結構
4.2 FLEX6000系列器件的特點
4.3 概述
4.4 功能描述
4.4.1 邏輯陣列塊(LAB)
4.4.2 邏輯單元(LE)
4.4.3 FastTrack連線
4.4.4 I/O單元(IOE)
4.5 輸出配置
4.5.1 擺率控制
4.5.2 多電壓I/O接口
4.6 JTAG邊界掃描
4.7 定時模型
第5章 MAX7000系列器件可程式邏輯的技術規範
5.1 MAX7000系列器件的結構和性能
5.1.1 特點
5.1.2 概述
5.1.3 功能描述
5.1.4 線上編程
5.1.5 可程式速度/功率控制
5.1.6 輸出配置
5.1.7 器件編程
5.1.8 JTAG邊界掃描
5.1.9 設計加密
5.1.10 一般性測試
5.1.11 QFP運載架和開發插座
5.2 MAX7000A可程式邏輯器件
5.2.1 特點
5.2.2 概述
5.2.3 功能描述
5.2.4 線上編程
5.2.5 可程式速度/功率控制
5.2.6 輸出配置
5.2.7 器件編程
5.2.8 JTAG邊界掃描
5.2.9 設計加密
5.2.10 一般性測試
5.3 定時模型
5.4 MAX7000系列器件的引腳輸出
第6章 Altera器件的邊界掃描測試
6.1 引言
6.2 IEEE1149.1BST的結構
6.3 邊界掃描暫存器
6.3.1 I/O引腳
6.3.2 專用輸入
6.3.3 專用時鐘引腳(僅適用於FLEX10K)
6.3.4 專用配置引腳(全部FLEX器件)
6.4 JTAGBST操作控制
6.5 JTAGBST電路的使能
6.6 JTAG邊界掃描測試原則
6.7 邊界掃描描述語言(BSDL)
6.8 結束語
第7章 MAX+PLUSⅡ入門
7.1 概述
7.2 MAX+PLUSⅡ的安裝
7.2.1 推薦的系統配置
7.2.2 MAX+PLUSⅡ的安裝
7.3 MAX+PLUSⅡ的設計過程
7.3.1 設計輸入
7.3.2 設計處理
7.3.3 設計校驗
7.3.4 器件編程
7.3.5 在線上求助
7.3.6 軟體維護協定
7.3.7 MAX+PLUSⅡ軟體的流程
7.4 邏輯設計的輸入方法
7.4.1 建立一個圖形設計檔案
7.4.2 文本設計輸入方法
7.4.3 創建頂層圖形設計檔案
7.4.4 層次顯示
7.5 設計項目的編譯
7.5.1 打開編譯器視窗準備編譯
7.5.2 編譯器的選項設定
7.5.3 運行編輯器
7.5.4 在底層編輯器中觀察試配結果
7.5.5 引腳鎖定
7.6 設計項目的模擬仿真
7.7 定時分析
7.8 器件編程
第二部分 提高篇
第8章 幾種提高電路設計效率的方法
第9章 提高系統運行速度的方法
第10章 MAX+PLUSⅡ仿真原理
第11章 硬體描述語言AHDL
第12章 Altera FLEX 10K系列器件的配置與下載
第13章 工程設計中Altera器件的工作條件和應注意的問題
附錄 Altera器件選擇指南
參考文獻
第1章 PLD概述
1.1 可程式邏輯器件的發展歷程
1.2 ASIC、FPGA/CPLD技術
1.2.1 ASICCAD技術
1.2.2 FPGA/CPLDCAD技術
1.2.3 ASIC與FPGA/CPLD進行電路設計的一般流程
1.3 PLD廠商及產品介紹
1.3.1 Xilinx公司及其產品簡介
1.3.2 Altera公司的CPLD
第2章 Altera產品概述
2.1 可程式邏輯與ASIC
2.2 AlteraPLD的優點
2.2.1 高性能
2.2.2 高集成度
2.2.3 價格合理
2.2.4 使用MAX+PLUSⅡ軟體開發周期較短
2.2.5 Altera器件的最佳化宏函式
2.3 Altera的系列產品
2.3.1 FLEX10K系列
2.3.2 FLEX8000系列
2.3.3 FLEX6000系列
2.3.4 MAX9000系列
2.3.5 MAX7000系列
2.3.6 MAX5000系列
2.3.7 Classic系列
2.4 MAX+PLUSⅡ開發工具
2.4.1 MAX+PLUSⅡ設計流圖
2.4.2 使用各種平台和其它EDA工具
2.5 結論
第3章 FLEX10K系列器件的技術規範
3.1 概述
3.2 特點
3.3 功能描述
3.3.1 FLEX10K的EAB
3.3.2 邏輯單元(LE)
3.3.3 邏輯陣列塊(LAB)
3.3.4 FastTrack連線
3.3.5 I/O單元(IOE)
3.3.6 時鐘鎖定和時鐘自舉
3.3.7 輸出配置
3.3.8 JTAG邊界掃描
3.3.9 一般性測試
3.3.10 定時模型
3.4 FLEX10KE器件系列簡介
3.5 器件輸出引腳
第4章 FLEX6000系列器件簡介
4.1 OptiFLEX結構
4.2 FLEX6000系列器件的特點
4.3 概述
4.4 功能描述
4.4.1 邏輯陣列塊(LAB)
4.4.2 邏輯單元(LE)
4.4.3 FastTrack連線
4.4.4 I/O單元(IOE)
4.5 輸出配置
4.5.1 擺率控制
4.5.2 多電壓I/O接口
4.6 JTAG邊界掃描
4.7 定時模型
第5章 MAX7000系列器件可程式邏輯的技術規範
5.1 MAX7000系列器件的結構和性能
5.1.1 特點
5.1.2 概述
5.1.3 功能描述
5.1.4 線上編程
5.1.5 可程式速度/功率控制
5.1.6 輸出配置
5.1.7 器件編程
5.1.8 JTAG邊界掃描
5.1.9 設計加密
5.1.10 一般性測試
5.1.11 QFP運載架和開發插座
5.2 MAX7000A可程式邏輯器件
5.2.1 特點
5.2.2 概述
5.2.3 功能描述
5.2.4 線上編程
5.2.5 可程式速度/功率控制
5.2.6 輸出配置
5.2.7 器件編程
5.2.8 JTAG邊界掃描
5.2.9 設計加密
5.2.10 一般性測試
5.3 定時模型
5.4 MAX7000系列器件的引腳輸出
第6章 Altera器件的邊界掃描測試
6.1 引言
6.2 IEEE1149.1BST的結構
6.3 邊界掃描暫存器
6.3.1 I/O引腳
6.3.2 專用輸入
6.3.3 專用時鐘引腳(僅適用於FLEX10K)
6.3.4 專用配置引腳(全部FLEX器件)
6.4 JTAGBST操作控制
6.5 JTAGBST電路的使能
6.6 JTAG邊界掃描測試原則
6.7 邊界掃描描述語言(BSDL)
6.8 結束語
第7章 MAX+PLUSⅡ入門
7.1 概述
7.2 MAX+PLUSⅡ的安裝
7.2.1 推薦的系統配置
7.2.2 MAX+PLUSⅡ的安裝
7.3 MAX+PLUSⅡ的設計過程
7.3.1 設計輸入
7.3.2 設計處理
7.3.3 設計校驗
7.3.4 器件編程
7.3.5 在線上求助
7.3.6 軟體維護協定
7.3.7 MAX+PLUSⅡ軟體的流程
7.4 邏輯設計的輸入方法
7.4.1 建立一個圖形設計檔案
7.4.2 文本設計輸入方法
7.4.3 創建頂層圖形設計檔案
7.4.4 層次顯示
7.5 設計項目的編譯
7.5.1 打開編譯器視窗準備編譯
7.5.2 編譯器的選項設定
7.5.3 運行編輯器
7.5.4 在底層編輯器中觀察試配結果
7.5.5 引腳鎖定
7.6 設計項目的模擬仿真
7.7 定時分析
7.8 器件編程
第二部分 提高篇
第8章 幾種提高電路設計效率的方法
第9章 提高系統運行速度的方法
第10章 MAX+PLUSⅡ仿真原理
第11章 硬體描述語言AHDL
第12章 Altera FLEX 10K系列器件的配置與下載
第13章 工程設計中Altera器件的工作條件和應注意的問題
附錄 Altera器件選擇指南
參考文獻
