《可程式邏輯設計技術及套用》是人民郵電出版社2004年7月1日出版的圖書。
基本介紹
- 中文名：可程式邏輯設計技術及套用
- 外文名：無
- 出版社：人民郵電出版社
- 語言：簡體中文
基本信息,內容簡介,目錄,
基本信息
出版社: 人民郵電出版社; 第1版 (2004年7月1日)
平裝: 231頁
正文語種: 簡體中文
ISBN: 7115096244
條形碼: 9787115096241
ASIN: B002EZZ1ZS
內容簡介
《可程式邏輯設計技術及套用》全面介紹了可程式邏輯器件如PLD、CPLD、FPGA等的硬體結構，詳細介紹了ABEL-HDL和VHDL兩種硬體描述語言，具體講解了ISP Synario System、MAX+PLUSII和Foundation三種常用可程式邏輯器件開發系統的使用方法，同時還介紹了數字系統設計的一般描述方法和設計過程。結合可程式邏輯器件的硬體描述語言和軟體開發系統，書中給出了大量的可程式邏輯器件設計套用實例，可作為讀者更深入理解可程式邏輯設計技術的參考。
目錄
第一章 可程式邏輯器件
1.1 可程式邏輯器件基礎
1.1.1 可程式邏輯器件的基本結構
1.1.2 可程式邏輯器件的分類及特點
1.1.3 可程式邏輯器件的有關邏輯約定
1.2 可程式唯讀存儲器PROM
1.2.1 一次可程式唯讀存儲器
1.2.2 可重複編程唯讀存儲器
1.3 可程式陣列邏輯PAL
1.3.1 PAL器件的基本結構
1.3.2 PAL器件的輸出及反饋結構
1.3.3 PAL器件實例介紹
1.4 可程式通用陣列邏輯GAL
1.4.1 GAL器件的基本結構
1.4.2 GAL器件的控制字
1.4.3 GAL器件行地址分配
1.4.4 GAL器件命名及性能特點
第二章 可程式邏輯器件開發設計
2.1 ABEL硬體描述語言
2.1.1 ABEL語言的語法規定
2.1.2 ABEL源檔案的基本格式
2.1.3 ABEL語言的語句
2.1.4 ABEL語言的指示字
2.2 ABEL軟體開發工具
2.2.1 ABEL軟體開發系統
2.2.2 PLD通用編程器
2.3 PLD套用設計
2.3.1 PROM套用設計
2.3.2 GAL器件套用設計
第三章 在系統可程式技術
3.1 在系統可程式邏輯器件
3.1.1 高密度在系統可程式邏輯器件
3.1.2 在系統可程式通用數字開關
3.1.3 ISP器件的編程方式
3.2 ISP器件開發系統
3.2.1 設計流程
3.2.2 系統進入
3.2.3 原理圖輸入方式
3.2.4 編譯過程
3.2.5 功能仿真
3.2.6 用戶宏元件符號的建立
3.2.7 ABEL-HDL語言輸入方式
3.2.8 混合輸入方式
3.2.9 JED檔案生成與下載
3.2.10 ispGDS器件的編程
3.3 在系統可程式邏輯器件套用設計
3.3.1 可預置十進制減法計數器
3.3.2 脈衝分配器
3.3.3 序列信號發生器
3.3.4 簡易周期信號測試儀
第四章 VHDL程式設計及套用
4.1 VHDL語言
4.1.1 VHDL的程式結構
4.1.2 VHDL的語言元素
4.1.3 VHDL的基本語句
4.1.4 VHDL的子程式
4.2 VHDL程式設計實例
4.2.1 組合邏輯電路的設計
4.2.2 時序邏輯電路的設計
4.2.3 狀態機的設計
4.3 MAX+PLUSII軟體開發系統
4.3.1 設計輸入
4.3.2 設計項目的編譯
4.3.3 設計校驗
4.3.4 器件編程
第五章 現場可程式門陣列FPGA
5.1 FPGA的基本結構
5.1.1 XC2000/XC3000FPGA基本結構
5.1.2 XC4000系列FPGA基本結構
5.1.3 FPGA整體結構舉例
5.1.4 XilinxFPGA其它系列簡介
5.2 Xilinx FPGA的開發系統
5.2.1 XilinxFPGA的一般設計流程
5.2.2 Foundation Series開發系統簡介
5.2.3 Xilinx Foundation安裝
5.2.4 Foundation設計流程
5.2.5 VHDL輸入方式設計
第六章 數字系統設計
6.1 數字系統設計概述
6.1.1 數字系統的組成
6.1.2 數字系統設計方法
6.1.3 數字系統設計的一般過程
6.2 數字系統的描述方法
6.2.1 暫存器傳輸語言
6.2.2 算法狀態機圖（ASM圖）
6.2.3 備有記憶文檔的狀態圖（MDS）
6.3 數字系統設計實例
6.3.1 自動交通控制系統
6.3.2 二進制除法器
6.3.3 樂曲演奏器
