《可程式器件技術原理與開發套用》是2011年西安電子科技大學出版社出版的圖書，作者是趙曙光。該書內容全、取材新、注重基礎、面向套用、深入淺出、循序漸進，既可作為相關專業本科生、研究生的教材和參考書，又可作為工程技術人員的自學參考書和技術手冊。
基本介紹
- 書名：可程式器件技術原理與開發套用
- 作者：趙曙光
- ISBN：9787560625416
- 類別：圖書 > 科技 > 電子與通信
- 頁數：383
- 出版社：西安電子科技大學出版社
- 出版時間：2011-02-01
- 裝幀：平裝
- 開本：15
- 版次：1
內容簡介,目錄,
內容簡介
《可程式器件技術原理與開發套用》講述可程式器件的地位與作用、分類與特點、技術基礎以及基於電子設計自動化（EDA）的可程式器件的開發流程和方法；可程式模擬（混合）器件的價值與作用、基本原理、支撐技術和主流系列，包括Lattice公司ispPAC系列、Anadigm公司dpASP系列、Cypress公司PSoC系列和Actel公司Fusion系列等。Altera公司新型可程式邏輯器件的架構、特點和原理；Altera可程式邏輯器件開發軟體QuartusⅡ及開發實例；Lattice公司新型可程式邏輯器件的架構、特點和原理；Lattice可程式邏輯器件開發軟體ispLEVER的使用詳解；硬體描述語言VHDL的語法要點、設計方法與實例。
目錄
第1章 可程式器件原理與套用概述
1.1 可程式器件的地位與作用
1.1.1 電路的分類與特點
1.1.2 積體電路的發展與分類
1.1.3 可程式器件的作用與優勢
1.2 可程式器件的分類與特點
1.2.1 可程式器件的分類
1.2.2 可程式邏輯器件的發展與分類
1.2.3 主要可程式器件廠商掃描
1.3 可程式器件的技術基礎
1.3.1 現場可程式技術
1.3.2 邊界掃描測試與在系統可配置技術
1.3.3 嵌入式邏輯分析技術
1.4 可程式器件的開發方法
1.4.1 電子設計自動化的產生與發展
1.4.2 現代電子設計的流程和方法
1.4.3 可程式器件的開發流程
第2章 可程式模擬（混合）器件概述
2.1 可程式模擬（混合）器件的價值與作用
2.2 可程式模擬器件的基本原理
2.2.1 可程式模擬器件的組成
2.2.2 可程式模擬器件的分類
2.2.3 可程式模擬器件的設計流程
2.3 可程式模擬器件的支撐技術
2.4 主要可程式模擬器件系列簡介
2.4.1 IMP公司EPAC系列器件
2.4.2 Motorola公司MPAA系列器件
2.4.3 FAS公司TRAC系列器件
2.4.4 Lattice公司ispPAC系列器件
2.4.5 Anadigm公司dpASP系列器件
2.5 主要可程式混合器件系列簡介
2.5.1 SIDSA公司FIPSOC系列器件
2.5.2 Cypress公司PSoC系列器件
2.5.3 Actel公司Fusion系列器件
第3章 Altera可程式邏輯系列器件
3.1 概述
3.2 MAX架構及器件系列
3.2.1 概述
3.2.2 MAX 系列器件概述
3.2.3 MAX 系列器件結構
3.2.4 MAX 系列器件配置要點
3.3 MAX Ⅱ系列器件簡介
3.4 FLEX架構及器件系列
3.4.1 概述
3.4.2 FLEX K系列器件概述
3.4.3 FLEX K系列器件結構
3.4.4 FLEX K系列器件特性與設定
3.5 APEX架構及器件系列
3.5.1 概述
3.5.2 APEX K系列器件概述
3.5.3 APEX K系列器件結構
3.6 Cyclone架構及器件系列簡介
3.6.1 Cyclone器件系列簡介
3.6.2 Cyclone Ⅱ器件系列簡介
3.7 Stratix架構及器件系列簡介
3.7.1 Stratix器件系列簡介
3.7.2 Stratix Ⅱ器件系列簡介
3.8 Stratix GX架構及器件系列簡介
3.8.1 Stratix GX器件系列簡介
3.8.2 Stratix Ⅱ GX器件系列簡介
第4章 Altera可程式邏輯器件開發軟體及開發實例
4.1 概述
4.2 Quartus Ⅱ軟體及其使用
4.2.1 概述
4.2.2 安裝
4.2.3 設計流程
4.2.4 設計項目的輸入
4.2.5 設計項目的編譯
4.2.6 設計項目的仿真驗證
4.2.7 時序分析
4.2.8 器件編程
4.2.9 基於SignalTapⅡ的硬體測試和調試
4.3 開發套用綜合實例
4.3.1 簡易頻率計
4.3.2 八音電子琴
4.3.3 簡易樂曲自動演奏器
第5章 Lattice新型可程式邏輯器件
5.1 概述
5.2 CPLD器件系列簡介
5.3 FPGA器件系列簡介
5.4 FPSC器件系列簡介
5.5 關鍵技術及其原理簡介
5.5.1 sysIO緩衝器
5.5.2 sysCLOCK電路
5.5.3 ispXP技術
5.5.4 sysDDR接口電路
5.5.5 sysDSP塊
5.5.6 sysHSI SERDES技術
5.5.7 ispLeverCORE IP核
第6章 Lattice可程式邏輯器件開發軟體
6.1 ispLEVER簡介
6.1.1 概述
6.1.2 配置選項
6.1.3 安裝
6.2 項目管理器
6.2.1 基本界面
6.2.2 基本操作
6.3 設計流程
6.4 原理圖設計描述與輸入
6.4.1 概述
6.4.2 使用原理圖編輯器
6.4.3 使用層次化導引器
6.4.4 使用符號編輯器
6.4.5 使用庫管理器
6.4.6 導入EDIF網表
6.5 HDL設計描述與輸入
6.5.1 ABEL-HDL設計基礎
6.5.2 HDL測試向量的編制方法
6.5.3 HDL設計檔案輸入方法
6.6 原理圖與HDL混合描述與輸入
6.6.1 原理圖與HDL混合描述方法
6.6.2 混合描述設計實例
6.7 設計編譯/綜合與仿真
6.7.1 設計編譯/綜合
6.7.2 設計仿真概述
6.7.3 LLS仿真方法
6.7.4 ModelSim仿真
6.7.5 測試向量的圖形化描述方法
6.8 設計實現
6.8.1 基於CPLD/ispXPLD器件的設計實現
6.8.2 基於ispXPGA器件的設計實現
6.8.3 基於FPGA器件的設計實現
6.8.4 設計最佳化方法
6.9 設計驗證
6.9.1 靜態時序分析概述
6.9.2 Performance Analyst使用要點
6.10 在系統器件編程
6.10.1 ISP編程的硬體連線
6.10.2 ispVM System簡介
6.10.3 ispVM System使用要點
第7章 硬體描述語言VHDL初步
7.1 概述
7.2 VHDL設計檔案的基本結構
7.2.1 初識VHDL
7.2.2 實體和結構體
7.2.3 配置
7.2.4 程式包和庫
7.3 對象、類型和屬性
7.3.1 對象
7.3.2 數據類型
7.3.3 VHDL的屬性
7.4 VHDL的功能描述方法
7.4.1 並行描述語句
7.4.2 順序描述語句
7.5 VHDL的結構描述方法
7.6 過程和函式
7.7 常用單元電路的設計實例
7.7.1 組合電路
7.7.2 時序電路
參考文獻
