《可程式邏輯器件開發軟體Quartus2》是2006年國防工業出版社出版的圖書。本書圍繞著PLD的設計這個主題，系統介紹了相關的基礎知識和工具軟體，給出了設計實例。
基本介紹
- 書名：可程式邏輯器件開發軟體Quartus2
- ISBN： 7118047112
- 頁數：288頁
- 出版社：國防工業出版社
- 出版時間：2006年9月1日
- 開本：16開
內容簡介,目錄,
內容簡介
本書的主要內容包括：可程式邏輯器件結構、Altera 公司最新系列器件的性能特點、VHDL語言、Altera公司新一代的PLD開發軟體Quartus II使用入門與進階、第三方工具軟體、LogicLock設計方法、DSP Builder設計工具、SOPCBuilder與Nios II嵌入式處理器核的軟硬體開發。
本書內容新穎全面、敘述簡明清晰、結構層次分明，利用大量實例和圖表說明問題，使讀者易於接受。
本書既可以作為高年級本科生和研究生的EDA設計方法等課程的教材，也可以作為工程技術人員的參考資料。
為了方便讀者，本書附光碟一張，其中包含了所有設計實例的源程式、工程等。
目錄
第1章 概述
1.1 EDA技術
1.1.1 EDA技術發展
1.1.2 EDA設計方法
1.1.3 EDA設計層次
1.2 可程式邏輯器件概述
1.2.1 可程式邏輯器件發展
1.2.2 可程式邏輯器件常用開發軟體
1.2.3 可程式邏輯器件設計流程
第2章 FPGA/CPLD結構與套用
2.1 可程式邏輯器件基礎
2.1.1 邏輯電路符號表示方法
2.1.2 可程式邏輯器件的分類
2.1.3 簡單PLD原理
2.2 複雜可程式邏輯器件
2.2.1 CPLD結構與原理
2.2.2 FPGA結構與原理
2.2.3 CPLD和FPGA特點總結
2.2.4 FPGA/CPLD的發展趨勢
2.3 Altera新型器件簡介
2.3.1 低成本FPGA——Cyclone II
2.3.2 高性能、高密度FPGA——Stratix II
2.3.3 低成本、低功耗CPLD—MAX II
2.4編程與配置
2.4.1 Altera FPGA的配置方式
2.4.2 配置過程
2.4.3 Altera配置器件
2.4.4 ByteBlaster II下載電纜
2.4.5 Quartus II軟體支持
第3章 VHDL基礎
3.1 簡介
3.1.1 VHDL的出現
3.1.2 VHDL的主要優點
3.2 VHDL程式基本結構
3.2.1 實體描述
3.2.2 結構體描述
3.3 VHDL的庫和包
3.3.1 VHDL庫的種類和使用
3.3.2 程式包
3.3.3 庫和程式包的引用
3.4 VHDL的基本詞法
3.4.1 標識符
3.4.2 數據對象
3.4.3 數據類型
3.4.4 運算符
3.4.5 VHDL表達式
3.5 VHDL的基本語法
3.5.1 並行描述語句
3.5.2 順序描述語句
3.5.3 結構描述語句
3.6 簡單邏輯電路的VHDL描述
3.6.1 解碼器
3.6.2 三態門
3.6.3 電位型觸發器
3.6.4 鐘控型觸發器
第4章 QuartIls II使用入門
4.1 Quartus II簡介
4.1.1 Quartus II的設計流程
4.1.2 Quartus II的設計特點
4.1.3 Quartus II的圖形用戶界面
4.2 Quartus II使用方法
4.2.1 設計輸入
4.2.2 編譯
4.2.3 仿真
4.2.4 配置器件
4.2.5 原理圖輸入方式
4.3 使用Quartus II設計數字邏輯
4.3.1 層次化設計方法——3分頻器設計
4.3.2 有限狀態機設計——A/D採樣控制器設計
第5章 Quartus II使用進階
5.1 設計輸入與約束
5.1.1 預備知識
5.1.2 設計輸入
5.1.3 設計約束
5.2 編譯
5.2.1 綜合
5.2.2 布局布線
5.3仿真與硬體驗證
5.3.1 仿真
5.3.2 SignalTap II在系統分析工具
5.4 Altera的IP Core
第6章 Wuartus II與第三方EDA工具
6.1 Quartus II對第三方EDA工具的支持
6.1.1 Quartus 11支持的第三方EDA工具
6.1.2 Quartus II與第三方EDA工具協同設計流程
6.2 Synplify/synplify Pro綜合工具
6.2.1 Synplify Pro驅動的設計流程
6.2.2 Quartus II驅動的設計流程
6.3 ModelSim仿真工具
6.3.1 使用ModelSim進行功能仿真
6.3.2 Altera仿真庫的指定
6.3.3 Modelsim與Quartus II結合的仿真流程
第7章 LogicLock設計方法
7.1 LogicLOck簡介
7.1.1 LogicLock區域
7.1.2 反標註布局布線信息
7.2 套用LogicLock方法設計流水線乘法器
7.2.1 開始前的準備
7.2.2 創建LogicLock區域
7.2.3 指定LogicLock區域的邏輯內容
7.2.4 反標註LogicLock區域
7.2.5 導出LogicL0ck約束
7.2.6 在頂層設計中使用導入LogicLock約束信息
7.2.7 查看LogicLock設計結果
第8章 DSP Builder設計工具
8.1 DSP Builder設計流程
8.1.1 Matlab/Simulink簡介
8.1.2 DSP Builder設計流程
8.2 簡單的DSP Builder設計實例
8.2.1 設計內容
8.2.2 建立Simulink模型
8.2.3 系統級仿真
8.2.4 使用ModelSim進行RTL仿真
8.2.5 自動完成綜合適配流程
8.2.6 手動流程下的設計綜合
8.2.7 使用Quartus II進行時序仿真
8.2.8 將DsP Builder設計作為模組調用
8.3 DSP Builder設計規則
8.3.1 DSP Builder命名規範
8.3.2 位寬設計規則
8.3.3 關於數據轉換的說明
8.3.4 頻率設計規則
8.3.5 Goto和From模組
8.3.6 層次化設計
8.4 在DsP Builder中使用IP核
第9章 Nios II SoPc嵌入式系統設計
9.1 Nios II處理器簡介
9.1.1 Nios II軟核處理器的特性
9.1.2 使用Nios II實現SOPC的特點
9.2 簡單SOPC設計實例
9.2.1 SOPC設計流程
9.2.2 設計內容及步驟
9.2.3 建立Quartus II工程
9.2.4 使用SOPC Builder創建NiosII硬體系統
9.2.5 編譯Nios II系統並配置到目標器件
9.2.6 使用Nios II IDE開發軟體系統
9.3 基於HAL的軟體開發
9.3.1 使用HAL開發Nios II軟體程式
9.3.2 HAL設計實例
9.4 Microc/OS-II基礎
9.5 用戶自定義元件
9.5.1 用戶自定義元件開發流程
9.5.2 自定義PWM元件
9.6 用戶自定義指令
9.6.1 用戶自定義指令開發流程
9.6.2 自定義指令實例
參考文獻
光碟說明
