《EDA技術與套用—基於QuartusII和VHDL》是2012年北京航空航天大學出版社出版的圖書，作者是劉昌華。
基本介紹
- 書名：EDA技術與套用
- 作者：劉昌華
- ISBN：978-7-5124-0820-3
- 類別：教科書
- 定價：45.00元
- 出版社：北京航空航天大學出版社
- 出版時間：2012.7
- 裝幀：平裝
- 開本：16
內容簡介,目錄,
內容簡介
本書從教學和工程套用的角度出發，以培養實際工程設計能力為目的，介紹了EDA技術的基本概念、可程式邏輯器件、硬體描述語言，以及Quartus II 9.0、SOPC Builder、Nios II等EDA開發工具的基本使用方法和技巧，最後介紹了常用邏輯單元電路的VHDL編程技術，並通過大量設計實例詳細地介紹了基於EDA技術的層次化設計方法，重點介紹了可以綜合為硬體電路的語法結構、語句與建模方法。
本書可作為高等院校電子、通信、自動化及計算機等專業EDA套用技術的教學用書，也可用於大學高年級本科生、研究生教學及電子設計工程師技術培訓，也可作為EDA技術愛好者的參考用書。
目錄
第1章EDA概述1
1.1EDA技術及其發展1
1.1.1EDA技術的發展歷程1
1.1.2EDA技術的主要內容3
1.1.3EDA技術的發展趨勢3
1.2硬體描述語言4
1.2.1硬體描述語言的起源5
1．2．2HDL語言的特徵6
1.3EDA技術的層次化設計方法與流程7
1.3.1EDA技術的層次化設計方法7
1.3.2EDA技術的設計流程9
1.4EDA工具軟體簡介13
1．4．1MAX+plus II13
1．4．2Quartus II14
1．4．3其他仿真軟體15
1．5IP核16
1.6網際網路上的EDA資源18
第2章可程式邏輯器件20
2.1可程式邏輯器件的發展歷程及特點20
2．1．1可程式邏輯器件的發展歷程20
2．1．2可程式邏輯器件的特點21
2.2可程式邏輯器件分類22
2．2．1按集成度分22
2.2.2按編程特性分23
2.2.3按結構分24
2.3簡單PLD24
2.3.1PLD中陣列的表示方法24
2．3．2PROM26
2．3．3PLA器件27
2．3．4PAL器件28
2．3．5GAL器件29
2．4CPLD30
2．4．1傳統CPLD的基本結構30
2．4．2最新CPLD 的基本結構32
2．5FPGA33
2．5．1傳統FPGA的基本結構33
2．5．2最新FPGA 的基本結構35
2.6可程式邏輯器件的發展趨勢36
2．6．1先進工藝36
2．6．2處理器核心38
2．6．3硬核與結構化ASIC39
2．6．4低成本器件40
第3章Quartus II 開發系統43
3.1Quartus II簡介43
3.1.1Quartus II 9.0的特點43
3.1.2Quartus II系統安裝許可與技術支持44
3.1.3Quartus II設計流程45
3.2Quartus II 9.0設計入門55
3.2.1啟動Quartus II 9.055
3.2.2設計輸入60
3.2.3編譯綜合66
3.2.4仿真測試67
3.2.5硬體測試71
3.3基於原理圖輸入的Quartus II設計74
3.4基於文本輸入的Quartus II設計81
3.5基於LPM可定製宏功能模組的Quartus II設計86
3.6基於混合輸入方式的Quartus II設計97
3.7嵌入式邏輯分析儀的使用100
3.7.1Quartus II的SignalTap II原理101
3．7．2SignalTap II使用流程101
3.7.3在設計中嵌入SignalTap II邏輯分析儀102
3．8實驗109
3.8.1實驗31Quartus II原理圖輸入設計法109
3.8.2實驗32416線解碼器的EDA設計110
3.8.3實驗33基於MSI晶片設計計數器111
3．8．4實驗34LPM宏功能模組使用112
3.8.5實驗35Quartus II設計正弦信號發生器115
第4章VHDL設計基礎121
4.1VHDL的基本組成121
4.1.1實體122
4.1.2構造體125
4.1.3程式包129
4.1.4庫130
4.1.5配置132
4.2VHDL語言的基本要素135
4.2.1VHDL語言的標識符135
4.2.2VHDL語言的客體136
4.2.3VHDL語言的數據類型138
4.2.4VHDL語言的運算操作符145
4.3VHDL語言的基本語句147
4.3.1順序描述語句147
4.3.2並行語句156
4．4實驗167
4．4．1實驗41套用VHDL完成簡單組合電路設計167
4．4．2實驗42算術加法運算電路的VHDL設計169
4．4．3實驗43套用VHDL完成簡單時序電路設計171
4．4．4實驗44設計VHDL加法計數器173
4．4．5實驗45設計移位運算器175
第5章基於Nios II的SOPC軟硬體設計183
5．1Nios II處理器系統183
5．1．1Nios II嵌入式處理器簡介183
5.1.2Nios II處理器結構185
5.1.3Nios II處理器運行模式186
5.1.4暫存器檔案186
5.1.5算術邏輯單元ALU187
5．1．6異常和中斷控制188
5.1.7存儲器與I/O組織189
5．2Avalon交換結構匯流排191
5．2．1Avalon匯流排基本概念191
5．2．2Avalon匯流排特點194
5．2．3Avalon匯流排為外設提供的服務194
5.2.4Avalon匯流排傳輸模式195
5.3SOPC技術簡介195
5.3.1SOPC概念195
5.3.2SOPC設計流程196
5．4基於Nios II的SOPC開發實例205
5.4.1硬體部分205
5.4.2軟體部分213
5．5實驗219
5．5．1實驗51LCD顯示實驗219
5.5.2實驗52按鍵控制數碼管遞增實驗223
5.5.3實驗53自定義PWM組件實驗226
第6章EDA技術的套用246
6.1組合邏輯電路的設計套用246
6.1.1編碼器設計246
6.1.2解碼器的設計248
6.1.3多路選擇器的設計251
6.1.4加法器設計253
6.1.5數值比較器258
6.1.6算術邏輯運算器259
6.2時序邏輯電路的設計套用262
6.2.1觸發器262
6.2.2鎖存器和暫存器266
6.2.3計數器271
6．3狀態機的設計279
6.3.1有限狀態機的VHDL建模280
6.3.2Moore狀態機VHDL設計285
6.3.3Mealy狀態機VHDL設計287
6．4存儲器的設計288
6．4．1ROM的設計289
6．4．2RAM的設計290
6.4.3FIFO的設計291
6.5EDA綜合設計293
6.5.1簡易數字鐘的設計293
6.5.2計程車自動計費器EDA設計297
6.5.3數字密碼鎖EDA設計304
附錄1DE270實驗板引腳配置信息316
附錄11時鐘信號引腳配置信息316
附錄12撥動開關引腳配置信息（上位高電平，下位低電平）316
附錄13按鈕開關引腳配置（彈跳開關，可作手動時鐘，按下為低
電平）316
附錄14LED引腳配置（LEDR為紅色，LEDG為綠色）317
附錄157段共陽極數碼管引腳配置317
附錄16LCD 模組引腳配置319
附錄17ADV7123 引腳配置信息319
附錄18音頻編解碼晶片引腳配置320
附錄19RS232引腳配置320
附錄110PS/2引腳配置321
附錄111乙太網晶片引腳配置321
附錄112TV解碼晶片引腳配置321
附錄113I2C bus引腳配置322
附錄114紅外線接收器IR引腳配置322
附錄115USB (ISP1362)引腳配置322
附錄116SRAM引腳配置323
附錄117DRAM引腳配置325
附錄118Flash引腳配置327
附錄119SD卡插槽引腳配置328
附錄120GPIO 引腳配置信息328
附錄2GW48EDA系統使用說明330
參考文獻334
