基本介紹
- 書名：EDA技術與套用
- 作者：關可 梁文家 張曉博 亓淑敏
- ISBN：9787302302681
- 定價：22元
書籍信息,圖書目錄,
書籍信息
圖書目錄
第1章 緒論1
1.1 PLD的分類2
1.2 PLD設計的基本流程3
1.2.1 設計輸入3
1.2.2 設計綜合3
1.2.3 仿真驗證3
1.2.4 設計實現4
1.2.5 下載驗證4
1.3 PLD設計的常用工具4
1.3.1 Altera公司設計開發工具4
1.3.2 Xilinx公司設計開發工具5
1.4 PLD技術發展趨勢5
習題6第2章 EP1C3型FPGA結構7
2.1 邏輯陣列塊8
2.1.1 LAB連線9
2.1.2 LAB控制信號9
2.2 邏輯單元10
2.2.1 LUT鏈和暫存器鏈10
2.2.2 addnsub信號11
2.2.3 LE操作模式11
2.3 多路徑互連15
2.3.1 行互連15
2.3.2 列互連16
2.4 嵌入式存儲器18
2.4.1 存儲器模式19
2.4.2 奇偶位支持20
2.4.3 移位暫存器支持20
2.4.4 存儲器大小配置202.4.5 位元組使能22
2.4.6 控制信號和M4K接口22
2.4.7 獨立時鐘模式23
2.4.8 輸入/輸出時鐘模式24
2.4.9 讀/寫時鐘模式26
2.4.10 單連線埠模式26
2.5 全局時鐘網路和鎖相環28
2.5.1 全局時鐘網路28
2.5.2 雙用途時鐘管腳28
2.5.3 組合資源29
2.5.4 鎖相環29
2.5.5 時鐘的倍頻和分頻31
2.5.6 外部時鐘輸入31
2.5.7 外部時鐘輸出32
2.5.8 時鐘反饋32
2.5.9 相移32
2.5.10 鎖定檢測信號32
2.5.11 可程式占空比32
2.5.12 控制信號32
2.6 輸入/輸出結構33
2.6.1 外部RAM接口37
2.6.2 DDR SDRAM和FCRAM37
2.6.3 可程式驅動能力38
2.6.4 可程式上拉電阻40
2.7 IEEE標準1149.1 (JTAG）邊界掃描支持40
習題41第3章 基於Quartus II的FPGA設計方法43
3.1 Quartus II軟體的設計輸入44
3.1.1 文本編輯器44
3.1.2 模組和符號編輯器47
3.1.3 MegaWizard外掛程式管理器48
3.1.4 Quartus II支持的其他設計輸入52
3.2 Quartus II軟體的設計約束53
3.2.1 分配編輯器54
3.2.2 引腳規劃器54
3.2.3 Settings對話框55
3.2.4 分配設計分區55
3.2.5 導入分配55
3.2.6 驗證引腳分配56
3.3 Quartus II軟體的設計綜合56
3.3.1 Analysis & Synthesis功能選項設定57
3.3.2 查看綜合結果58
3.3.3 漸進式綜合59
3.4 布局布線60
3.4.1 布局布線設定60
3.4.2 查看布局布線結果62
3.4.3 最佳化布局布線結果63
3.5 仿真65
3.6 時序分析67
3.6.1 標準時序分析器的使用67
3.6.2 TimeQuest時序分析71
3.7 時序逼近72
3.7.1 使用時序逼近平面布局圖72
3.7.2 使用時序最佳化嚮導74
3.7.3 使用網表最佳化實現時序逼近74
3.7.4 使用LogicLock區域達到時序逼近75
3.7.5 使用設計空間管理器達到時序逼近76
3.7.6 使用漸進式編譯達到時序逼近76
3.8 功耗分析76
3.8.1 使用PowerPlay功耗分析器分析功耗77
3.8.2 使用PowerPlay早期功耗估算器77
3.9 編程和配置78
3.9.1 彙編器Assembler的使用79
3.9.2 使用Programmer對一個或多個器件編程79
3.10 調試80
3.10.1 SignalTap II邏輯分析器的使用81
3.10.2 使用外部邏輯分析儀84
3.10.3 使用SignalProbe85
3.10.4 使用在系統存儲器內容編輯器85
習題86第4章 VHDL硬體描述語言87
4.1 基於硬體描述語言的數字電路設計方法88
4.2 硬體設計語言概述89
4.3 VHDL語言的基本結構90
4.3.1 實體90
4.3.2 結構體92
4.3.3 結構體的3種子結構96
4.3.4 包、庫和配置99
4.4 VHDL語言要素104
4.4.1 VHDL的文字規則104
4.4.2 VHDL的數據對象105
4.4.3 VHDL的數據類型107
4.4.4 VHDL的運算操作符110
4.4.5 VHDL的主要描述語句111
4.5 基本邏輯電路設計120
4.6 使用Quartus II的VHDL語言設計實例125
4.6.1 Quartus II軟體的開發流程概述125
4.6.2 Quartus II對第三方軟體的支持126
4.6.3 Quartus II開發平台的VHDL語言設計實例126
習題138第5章 FPGA設計實例140
5.1 開發系統簡介141
5.1.1 硬體符號功能說明141
5.1.2 開發系統電路結構142
5.1.3 其他硬體資源151
5.1.4 開發系統使用前設定156
5.2 原理圖輸入的簡單組合邏輯設計156
5.2.1 1位全加器設計156
5.2.2 4選1數據選擇器的設計160
5.3 簡單時序電路設計161
5.3.1 D觸發器設計161
5.3.2 具有異步清零和同步使能4位十進制加法計數器設計162
5.3.3 數控分頻器的設計162
5.3.4 移位運算器設計164
5.4 數碼管驅動電路設計165
5.4.1 7段數碼顯示解碼器設計165
5.4.2 8位數碼掃描顯示電路166
5.5 複雜FPGA設計168
5.5.1 序列檢測器設計168
5.5.2 8位十六進制頻率計設計169
5.6 宏模組設計及測試172
5.6.1 DDS正弦信號發生器功能172
5.6.2 簡易DDS正弦信號發生器設計173
5.6.3 使用SignalTap II對簡易DDS信號發生器實時測試179
5.6.4 拓展訓練180
參考文獻181
