《EDA技術與WHDL設計》全書共10章，主要內容包括：EDA技術概述、可程式邏輯器件基礎、典型FPGA/CPLD的結構與配置、原理圖與宏功能模組設計、VHDL設計輸入方式、VHDL結構與要素、VHDL基本語句與基本設計、VHDL設計進階、數字接口實例及分析、通信算法實例及分析等，附錄內容為EDA實驗系統簡介，並提供電子課件和習題解答。《EDA技術與WHDL設計》內容新穎，技術先進，由淺入深，既有關於EDA技術、大規模可程式邏輯器件和VHDL硬體描述語言的系統介紹，又有豐富的設計套用實例。
基本介紹
- 書名：EDA技術與WHDL設計
- 作者：徐志軍 王金明 尹廷輝
- ISBN：9787121077555
- 頁數：358
- 定價：35.00元
- 出版社：電子工業出版社
- 出版時間：2009年
- 開本：16
EDA技術與WHDL設計,內容簡介,目錄,第1章 EDA技術概述,第2章 可程式邏輯器件基礎,第3章 典型FPGA/CPLD的結構與配置,第4章 原理圖與宏功能模組設計,第5章 VHDL設計輸入方式,第6章 VHDL結構與要素,第7章 VHDL基本語句與基本設計,第8章 VHDL設計進階,第9章 數字接口實例及分析,第10章 通信算法實例及分析,
EDA技術與WHDL設計
作者:徐志軍 王金明 尹廷輝 等 合著者:王成華
定價:35.00元
出版社：電子工業出版社
頁碼：358 頁
出版日期：2009年
ISBN：9787121077555
開本：16
叢書名：普通高等教育“十一五”國家級規劃教材，電子信息與電氣學科規劃教材
內容簡介
《EDA技術與WHDL設計》可作為高等學校電子、通信、雷達、計算機套用、工業自動化、儀器儀表、信號與信息處理等學科本科生或研究生的EDA技術或數字系統設計課程的教材和實驗指導書，也可作為相關科研人員的技術參考書。
目錄
第1章 EDA技術概述
1．1 EDA技術及其發展歷程
1．2 EDA技術的特徵和優勢
1．2．1 EDA技術的基本特徵
1．2．2 EDA技術的優勢
1．3 EDA設計的目標和流程
1．3．1 EDA技術的實現目標
1．3．2 EDA設計流程
1．3．3 數字積體電路的設計
1．3．4 模擬積體電路的設計
1．4 EDA技術與ASIC設計
1．4．1 ASIC的特點與分類
1．4．2 ASIC的設計方法
1．4．3 SoC設計
1．5硬體描述語言
1．5．1 VHDI
1．5．2 VerilogHDL
1．5．3 ABEL-HDL
1．5．4 Verilog HDL和VHDL的比較
1．6 EDA設計工具
1．6．1 EDA設計工具分類
1．6．2 EDA公司與工具介紹
1．7 EDA技術的發展趨勢
習題1
第2章 可程式邏輯器件基礎
2．1 概述
2．1．1 可程式邏輯器件發展歷程
2．1．2 可程式邏輯器件分類
2．1．3 可程式邏輯器件的優勢
2．1．4 可程式邏輯器件的發展趨勢
2．2 PLD器件的基本結構
2．2．1 基本結構
2．2．2 電路符號
2．2．4 PLA
2．2．5 PAL
2．2．6 GAL
2．3 CPLD/PPGA的結構特點
2．3．1 Lauice公司的CPLD/FPGA
2．3．2 Xilinx公司的CPLD/FPGA
2．3．3 Altera和Acrel公司的CPLD/FPGA
2．3．4 CPLD和FPGA的異同
2．4 可程式邏輯器件的基本資源
2．4．1 功能單元
2．4．2 輸入一輸出焊盤
2．4．3 布線資源
2．4．4 片內RAM
2．5 可程式邏輯器件的編程器件
2．5．1 熔絲型開關
2．5．2 反熔絲型開關
2．5．3 浮柵編程器件
2．5．4 基於SRAM的編程器件
2．6 可程式邏輯器件的設計與開發
2．6．1 CPLD/FPGA設計流程
2．6．2 CPLD/FPGA開發工具
2．6．3 CPLD/FPGA的套用選擇
2．7 可程式邏輯器件的測試技術
2．7．1 邊界掃描測試原理
2．7．2 IEEE 1149．1標準
2．7．3 邊界掃描策略及相關工具
習題2
第3章 典型FPGA/CPLD的結構與配置
3．1 Stratix高端FPGA系列
3．1．1 Stratix器件
3．1．2 StratixⅡ器件
3．2 Cyclone低成本FPGA系列
3．2．1 Cyclone器件
3．2．2 CycloneⅡ器件
3．3 ACEX 1K器件
3．4 典型CPLD器件
3．4．1 MAXⅡ器件
3．4．2 MAX 7000器件
3．5 FPGA/CPLD的配置
3．5．1 CPLD器件的配置
3．5．2 FPGA器件的配置
習題3
第4章 原理圖與宏功能模組設計
4．1 QuartusⅡⅡ原理圖設計
4．1．1 半加器原理圖輸入
4．1．2 半加器編譯
4．1．3 半加器仿真
4．1．4 全加器設計與仿真
4．2 Quartus Ⅱ的最佳化設定
4．2．1 Setting設定
4．2．2 分析與綜合設定
4．2．3 最佳化布局布線
4．2．4 使用設計助手檢查設計可靠性
4．3 Quartus Ⅱ的時序分析
4．3．1 時序設定與分析
4．3．2 時序逼近
4．4宏功能模組設計
4．4．1 Megafumctions庫
4．4．2 Maxplus2庫
4．4．3 Primitives庫
習題4
第5章 VHDL設計輸入方式
5．1 Quartus Ⅱ的V10DL輸入設計
5．1．1 創建工程檔案
5．!．2 編譯
5．1．3 仿真
5．2 Synplify Pro的VHDL輸入設計
5．2．1 用Synplify Pro綜合的過程
5．2．2 Synplify Pro與Quarttls Ⅱ的接口
5．3 Synplify的VHDL輸入設計
習題5
第6章 VHDL結構與要素
6．1 實體
6．1．1 類屬參數說明
6．1．2 連線埠說明
6．1．3 實體描述舉例
6．2 結構體
6．2．1 結構體的命名
6．2．2 結構體信號定義語句
6．2．3 結構體功能描述語句
6．2．4 結構體描述方法
6．3 VHDL庫
6．3．1 庫的種類
6．3．2庫的用法
6．4 VHDL程式包
6．4．1 程式包組成和格式
6．4．2 VHDL標準程式包
6．5 配置
6．5．1 默認配置
6．5．2 結構體的配置
6．6 VHDL文字規則
6．6．1 標識符
6．6．2 數字
6．6．3 字元串
6．7 VHDL數據類型
6．7．1 預定義數據類型
6．7．2 自定義數據類型
6．7．3 用戶自定義的子類型
6．7．4 數據類型的轉換
6．8 VHDL操作符
6．8．1 邏輯操作符
6．8．2 關係操作符
6．8．3 算術運算符
6．8．4 並置操作符
6．8．5 運算符重載
6．9 數據對象
6．9．1 常量
6．9．2 變數
習題6
第7章 VHDL基本語句與基本設計
7．1 順序語句
7．1．1 賦值語句
7．1．2 IF語句
7．1．3 CASE語句
7．1．4 LOOP語句
7．1．5 NEXT語句
7．1．7 WAIT語句
7．1．8 子程式調用語句
7．2 並行語句
7．2．1 並行信號賦值語句
7．2．2 進程語句
7．2．3 並行過程調用語句
7．2．4 元器件例化語句
7．2．5 生成語句
7．3 VHDL組合邏輯電路設計
7．4 VHDL時序邏輯電路設計
7．4．1 觸發器
7．4．2 暫存器
7．4．3 計數器
7．4．4 分頻器
習題7
第8章 VHDL設計進階
8．1 Ⅵ{DL行為描述方式
8．2 ⅧDL結構化描述方式
8．3 Ⅵ{DLRTL描述方式
8．4 有限狀態機(FSM)設計
8．4．1 Moore和Mealy狀態機的選擇
8．4．2 有限狀態機的描述方式
8．4．3 有限狀態機的同步和復位
8．4．4 改進的．Moore型有限狀態機
8．4．5 小結
習題8
第9章 數字接口實例及分析
9．1 ST-BUS匯流排接口設計
9．1．1 ST-BUS匯流排時序關係
9．1．2 ST-BUS匯流排接口實例
9．2 數字復接分接接口技術及設計
9．2．1 數字復接分接接口技術原理
9．2．2 同步數字復接分接接口設計實例
9．3 I2C接口設計
9．3．1 I2C匯流排工作原理
9．3．2 I2C匯流排接U設計實例
9．4 Uart控制器設計
9．4．1 Uart控制器原理
9．4．2 Uart控制器部分模組代碼
習題9
第10章 通信算法實例及分析
10．1 偽隨機序列的產生、檢測設計
10．1．1 m序列的產生
10．1．2 m序列的性質
10．1．3 m序列發生器的VHDL設計
10．1．4 m序列檢測電路的VHDL設計
10．2 比特同步設計
10．2．1 鎖相功能的自同步法原理
10．2．2 鎖相比特同步的EDA實現方法
10．3 基帶差分編碼設計
10．3．1 PSK調製和差分編碼原理
10．3．2 PSK差分編碼設計
10．4 FIR濾波器設計
10．4．1 FIR濾波器簡介
10．4．2 使用MATLAB設計FIR濾波器
10．4．3 FIR濾波器的FPGA普通設計
10．4．4 FIR濾波器的並行FPGA最佳化設計
習題10
附錄A EDA實驗系統簡介
參考文獻
……
