基本介紹
內容簡介,圖書目錄,
內容簡介
《EDA技術與VHDL》主要內容有Altera公司可程式器件及器件的選用、QuartusⅡ開發工具的使用；VHDL硬體描述語言及豐富的數字電路和電子數字系統EDA設計實例。《EDA技術與VHDL》在取材和編排上，循序漸進，並注重理論聯繫實際。全書共分為9章：前3章闡述了Altera公司可程式器件CPLD和FPGA晶片的結構及特點，以及EDA技術設計與開發過程；第4、5章詳盡介紹了VHDL的基本語言和實用技術，以及QuartusⅡ開發工具的使用；第6、7章列舉大量設計實例來介紹典型數字系統的設計方法，幫助讀者很好地掌握EDA的開發設計方法；第8章通過介紹GW48-PK2/CK實驗與開發系統的使用方法，使讀者了解VHDL邏輯設計所必需的硬體仿真和實驗驗證的方法與過程；第9章列出的實驗程式均在QuartusⅡ開發環境下通過了仿真，並在GW48-PK2/CK實驗與開發系統上通過了硬體測試，所選實例對大部分實驗現象和結果進行了詳細分析。
《EDA技術與VHDL》實用性、套用性強，適合作為高職高專類院校的專業教材，也可供有關專業人員參考。
圖書目錄
第1章 EDA技術概述
1.1 EDA技術及其發展
1.1.1 EDA技術的發展
1.1.2 EDA技術的涵義
1.1.3 EDA技術的基本特徵
1.2 EDA技術的主要內容及主要的EDA廠商
1.2.1 EDA技術的主要內容
1.2.2 主要EDA廠商概述
1.3 EDA技術實現目標
1.3.1 超大規模可程式邏輯器件
1.3.2 半定製或全定製ASIC
1.3.3 混合ASIC
1.4 EDA技術套用
1.4.1 EDA技術套用形式
1.4.2 EDA技術套用場合
1.5 EDA技術的發展趨勢
1.5.1 可程式器件的發展趨勢
1.5.2 軟體開發工具的發展趨勢
1.5.3 輸入方式的發展趨勢
本章小結
思考題和習題
第2章 大規模可程式邏輯器件
2.1 可程式邏輯器件概述
2.1.1 PLD的發展進程
2.1.2 PLD的種類及分類方法
2.2 簡單可程式邏輯器件
2.2.1 PLD電路的表示方法及有關符號
2.2.2 PROM基本結構
2.2.3 PLA基本結構
2.2.4 PAL基本結構
2.2.5 GAL基本結構
2.3 複雜可程式邏輯器件
2.3.1 CPLD基本結構
2.3.2 Altera公司器件
2.4 現場可程式邏輯器件
2.4.1 FPGA整體結構
2.4.2 Xilinx公司FPGA器件
2.5 在系統可程式邏輯器件
2.5.1 ispLSl/pLSl的結構
2.5.2 Lattice公司ispLSI系列器件
2.6 FPGA和CPLD的開發套用
2.6.1 CPLD和FPGA的編程與配置
2.6.2 FPGA和CPLD的性能比較
2.6.3 FPGA和CPLD的
套用選擇
本章小結
思考題和習題
第3章 EDA設計流程與開發
3.1 EDA設計流程
3.1.1 設計輸入
3.1.2 綜合
3.1.3 適配
3.1.4 時序仿真與功能仿真
3.1.5 編程下載
3.1.6 硬體測試
3.2 ASIC及其設計流程
3.2.1 ASIC設計方法
3.2.2 一般的ASIC設計流程
3.3 可程式邏輯器件的開發環境
3.4 硬體描述語言
3.5 IP核
本章小結
思考題和習題
第4章 硬體描述語言VHDL
4.1 VHDL概述
4.1.1 VHDL的發展歷程
4.1.2 VHDL的特點
4.2 VHDL程式基本結構
4.2.1 實體
4.2.2 結構體
4.2.3 庫
4.2.4 程式包
4.2.5 配置
4.3 VHDL基本要素
4.3.1 文字規則
4.3.2 數據對象
4.3.3 數據類型
4.3.4 運算操作符
4.3.5 VHDL結構體描述方式
4.4 VHDL順序語句
4.4.1 賦值語句
4.4.2 IF語句
4.4.3 等待和斷言語句
4.4.4 cASE語句
4.4.5 LOOP語句
4.4.6 RETIARN語句
4.4.7 過程調用語句
4.4.8 REPORT語句
4.5 VHDL並行語句
4.5.1 進程語句
4.5.2 塊語句
4.5.3 並行信號代人語句
4.5.4 並行過程調用語句
4.5.5 並行斷言語句
4.5.6 參數傳遞語句
4.5.7 元件例化語句
本章小結
思考題和習題
第5章 QuartusⅡ軟體及其套用
5.1 基本設計流程
5.1.1 建立工作庫資料夾和編輯設計檔案
5.1.2 創建工程
5.1.3 編譯前設計
5.1.4 全程編譯
5.1.5 時序仿真
5.1.6 套用RTL電路圖觀察器
5.2 引腳設定和下載
5.2.1 引腳鎖定
5.2.2 配置檔案下載
5.2.3 AS模式編程配置器件
5.2.4 JTAG間接模式編程配置器件
5.2.5 USBBlaster編程配置器件使用方法
本章小結
思考題和習題
第6章 VHDL套用實例
6.1 組合邏輯電路設計
6.1.1 基本門電路設計
6.1.2 解碼器設計
6.1.3 數據選擇器設計
6.1.4 三態門設計
6.1.5 編碼器設計
6.1.6 數值比較器設計
6.2 時序邏輯電路設計
6.2.1 時鐘信號和復位信號
6.2.2 觸發器設計
6.2.3 暫存器和移位暫存器設計
6.2.4 計數器設計
6.2.5 存儲器設計
6.3 綜合實例——數字秒表的設計
本章小結
思考題和習題
第7章 狀態機設計
7.1 一般有限狀態機
7.1.1 數據類型定義語句
7.1.2 為什麼要使用狀態機
7.1.3 一般有限狀態機的設計
7.2 Moore型有限狀態機設計
7.2.1 多進程有限狀態機
7.2.2 單進程有限狀態機
7.3 Mealy型有限狀態機
7.4 狀態編碼
7.4.1 狀態位直接輸出型編碼
7.4.2 順序編碼
7.4.3 一位熱碼編碼
7.5 狀態機處理
本章小結
思考題和習題
第8章 EDlA實驗開發系統
8.1 GW48型實驗開發系統原理與套用
8.1.1 系統性能及使用注意事項
8.1.2 GW48系統主機板結構與使用方法
8.2 實驗電路結構圖
8.2.1 實驗電路信號資源符號圖說明
8.2.2 各實驗電路結構圖特點與適用範圍簡述
8.3 GW48CK/GK/EK/PK2系統信號名與晶片引腳對照表
本章小結
思考題和習題
第9章 EnA技術實驗
實驗一：全加器的設計
實驗二：4位加減法器的設計
實驗三：基本D觸發器的設計
實驗四：同步清零計數器的設計
實驗五：基本移位暫存器的設計串人/串出移位暫存器
實驗六：同步預置數串列輸出移位暫存器的設計
實驗七：半整數分頻器的設計
實驗八：音樂發生器的設計
實驗九：交通燈控制器的設計
實驗十：數字時鐘的設計
參考文獻
