可程式邏輯器件及EDA技術：數字系統設計與SOPC技術

《可程式邏輯器件及EDA技術：數字系統設計與SOPC技術》是東北大學出版社出版的圖書，ISBN是9787811025293。

基本介紹

• 書名：可程式邏輯器件及EDA技術：數字系統設計與SOPC技術
• ISBN：9787811025293
• 頁數：496頁
• 出版社：東北大學出版社
• 出版時間：第1版 (2008年5月1日)
• 開本：16

基本信息

出版社: 東北大學出版社; 第1版 (2008年5月1日)

叢書名: 普通高等教育“十一五”國家規劃教材

平裝: 496頁

正文語種: 簡體中文

開本: 16

ISBN: 7811025299, 9787811025293

條形碼: 9787811025293

商品尺寸: 22.6 x 18 x 2 cm

商品重量: 640 g

品牌: 東北大學出版社

ASIN: B001M0MBOK

內容簡介

《可程式邏輯器件及EDA技術》詳細闡述了VHDt一語言和設計實例、典型數字系統設計實例以及QuartusⅡ7.0開發系統。特別增設了SOPC技術與套用的相關內容。這一部分詳細地闡述了Nios Ⅱ軟核處理器的體系結構、外部設備以及實現NiosⅡ軟核處理器的FPGA配置和應用程式引導等關鍵技術，並且給出了豐富的設計實例。可程式邏輯器件及EDA技術是普通高等教育“十一五”國家級規劃教材。隨著EDA技術的進步。根據現階段大學本科及研究生在數字系統設計方面的實際情況，此外，《可程式邏輯器件及EDA技術》還介紹了利用一體化EDA開發工具（AIfium Designer 6.x）設計電路板、FPGA、嵌入式系統的方法及其設計實例。

編輯推薦

《可程式邏輯器件及EDA技術》可作為高等學校電子信息工程、電子科學與技術、通信工程、計算機科學與技術、電子信息工程、自動控制等專業的本科生和相關專業研究生的教科書或參考教材，也可作為電子系統的工程設計人員和其他相關人員的自學參考書。

目錄

第1章 可程式器件和EDA技術概述

1.1 EDA技術的主要特徵

1.2 EDA技術的設計方法

1.3 可程式邏輯器件簡介

1.3.1 從ASIC到FPGA/CPID

1.3.2 CPLD器件

1.3.3 FPGA器件

1.4 可程式邏輯器件設計

1.4.1 可程式邏輯器件的設計流程

1.4.2 Xilinx公司的ISE開發工具概述

1.4.3 Altera公司的QuartusⅡ開發工具概述

1.5 可程式邏輯器件選型

1.5.1 CPLD選擇的方法

1.5.2 FPGA選擇的方法

1.6 IP核簡介

1.7 EDA技術的發展趨勢

1.7.1 可程式邏輯器件的發展趨勢

1.7.2 EAD軟體開發工具的發展趨勢

1.7.3 設計輸入方式的發展趨勢

第2章VHDL硬體描述語言

2.1 HDL簡介

2.1.1 代表性的HDL語言

2.1.2 VHDL程式結構

2.1.3 程式包

2.1.4 庫

2.1.5 實體和結構體

2.1.6 配置

2.2 VHDL基本要素

2.2.1 標識符

2.2.2 數據對象

2.2.3 數據類型

2.2.4 用戶自定義的數據類型

2.2.5 數據類型的轉換

2.2.6 操作符

2.2.7 函式類屬性

2.3 VHDL的主要語句及套用

2.3.1 進程

2.3.2 過程及其函式

2.3.3 順序描述語句

2.3.4 信號賦值語句

2.3.5 COMPONENT語句和COMPONENT INSTANT語句

2.3.6 GENERIC語句和GENERATE語句

第3章 典型VHDL設計實例

3.1 組合邏輯電路設計

3.1.1 邏輯門電路設計

3.1.2 常用編碼器設計

3.1.3 常用解碼器設計

3.1.4 數據選擇器設計

3、1.5 數據分配器設計

3.1.6 數值比較器設計

3.1.7 算術運算單元電路設計

3.2 時序邏輯電路設計

3.2.1 常用觸發器設計

3.2.2 常用數碼暫存器設計

3.2.3 常用計數器設計

3.3 有限狀態機設計

3.3.1 有限狀態機的建模

3.3.2 狀態編碼

3.3.3 Mealy型狀態機設計

3.3.4 Moore型狀態機設計

3.4 存儲器設計

3.4.1 唯讀存儲器(ROM)的設計

3.4.2 隨機存儲器(RAM)的設計

3.4.3 順序存取存儲器的設計

第4章 典型數字系統的設計

4.1 數字系統概述

4.2 數碼管動態顯示掃描電路原理及設計

4.2.1 數碼管動態顯示掃描電路原理

4.2.2 採用VHDL描述的動態顯示掃描電路

4.3 乘法器的原理及設計

4.3.1 乘法器工作原理

4.3.2 採用VHDL描述的乘法器

4.4 除法器的原理及設計方法

4.4.1 除法器的工作原理

4.4.2 用VHDL描述的除法器

4.5 簡易CPU工作原理及設計方法

4.5.1 簡易CPU的工作原理

4.5.2 採用VHDL描述的ALU

4.6 交通信號燈控制器原理及設計

4.6.1 交通信號燈控制器原理

4.6.2 交通信號燈的VHDL描述

4.7 數字頻率計的原理及設計

4.7.1 數字頻率計的原理

4.7.2 數字頻率計的VHDL描述

4.8 數位訊號發生器的原理及設計

4.8.1 數位訊號發生器(13DS)的原理

4.8.2 數位訊號發生器(DDS)的VHDL描述

第5章QuartusⅡ7.O開發系統

5.1 QuartusⅡ7.0開發系統簡介

5.1.1 QuartusⅡ7.0開發系統的特性

5.1.2 QuartusⅡ7.0開發系統的安裝

5.1.3 QuartusⅡ7.0開發系統的軟體許可配置

5.1.4 QuartusⅡ7.0開發系統的設計流程

5.2 設計輸入

5.2.1 建立設計工程

5.2.2 原理圖設計檔案

5.2.3 VHDL設計檔案

5.2.4 設計約束檔案

5.3 綜合與編程

5.1 綜合參數控制

5.3.2 RTL查看器和狀態機查看器

5.3.3 漸進式綜合

5.3.4 多樣化編程

5.4 設計仿真

5.4.1 仿真波形檔案

5.4.2 仿真

5.5 SignalTapⅡ邏輯分析器

5.5.1 設定和運行SignalTapⅡ邏輯分析器

5.5.2 漸進式編譯使用SignalTapⅡ邏輯分析器

5.5.3 分析SignalTapⅡ數據

5.6 設計實例

5.6.1 建立設計工程

5.6.2 建立源檔案

5.6.3 編譯設計

5.6.4 引腳鎖定

5.6.5 仿真設計

5.6.6 編程和配置

第6章SOPC系統簡介

6.1 概述

6.1.1 SOC簡介

6.1.2 SOPC技術

6.2 典型的SOPC系統處理器

6.2.1 Altera公司的NiosⅡ軟核處理器

6.2.2 Xilinx公司的PowerPC硬核處理器

6.2.3 Xilinx公司的MicroBlaze軟核處理器

6.2.4 Lattice公司的LatticeMico 32軟核處理器

6.3 典型的SOPC系統開發工具

6.3.1 Altera公司的SOPC開發工具

6.3.2 Xilinx公司的SOPC開發工具

6.3.3 Lattice公司的SOPC開發工具

6.4 支持NiosⅡ系統的FPGA器件

6.4.1 Cyclone系列FPGA器件

6.4.2 CycloneⅡ系列FPGA器件

6.4.3 CycloneⅢ系列FPGA器件

6.4.4 StratixⅡ系列FPGA器件

6.4.5 StratixⅡGX系列FPGA器件

6.5 支持MicroBlaze軟核和PowerPC硬核的FPGA器件

6.5.1 Spartan-3系列FPGA概述

6.5.2 Spartan-3系列FPGA結構特性

6.5.3 Spartan-3系列FPGA的IOB結構特性

6.5.4 Spartan-3系列FPGA的CLB結構特性

6.5.5 SDartan-3系列FPGA的RAM結構特性

6.5.6 Spartan-3系列FPGA的時鐘網路特性

6.5.7 Spartan-3系列FPGA的布線資源特性

……

第7章NiosⅡ嵌入式處理器及匯流排接口

第8章NiosⅡ系統嵌入式外設

第9章NiosⅡ系統設計

第10章 一體化EDA開發工具

參考文獻