基於Quartus II的FPGA/CPLD設計

《基於QuartusII的FPGA/CPLD設計》是2006年電子工業出版社出版的圖書，作者是李洪偉。

基本介紹

• 書名：基於Quartus II的FPGA/CPLD設計
• 作者：李洪偉
• ISBN：7121023873
• 頁數：281頁
• 出版社：電子工業出版社
• 出版時間：2006 年4月
• 開本：16開
• 叢書名：EDA工具套用叢書

內容簡介

目前，cpld/fpga被廣泛套用於家電、工控、通信、軍工、航天等諸多領域。本書簡單介紹了cpld/fpga 的基本結構和原理。在此基礎上，詳細地介紹了fpga主要生產廠商altera公司的fpga器件，重點講述了altera公司的設計工具quartus ii 4.0軟體；論述了fpga 的設計輸入、仿真驗證和綜合實現以及器件編程。本書共分三部分，第一部分為cpld/fpga器件及altera公司的開發軟體；第二部分為vhdl語言，可供讀者學習硬體描述語言，也可作為實際設計的參考；第三部分為設計進階部分，講述了幾個大型示例。.

該書圖文並茂，提供了豐富的vhdl實例，適合初學者使用，可作為數字電路設計課程的教學參考書，也可供數字電路設計人員的自學參考之用。

目錄

第1章 可程式器件及eda工具概述.

1.1 可程式器件及其特徵

1.1.1 cpld

1.1.2 fpga

1.2 eda技術簡介及開發軟體

1.2.1 eda技術

1.2.2 開發軟體

1.3 小結

第2章 quartus ii軟體簡介

2.1 quartus ii概述

2.2 設計軟體

2.3 quartus ii系統特點總覽

2.4 quartus ii系統配置與安裝

2.5 quartus ii集成工具及其基本功能

2.6 小結

第3章 quartus ii設計指南

3.1 quartus ii軟體的套用概述

3.2 創建quartus ii工程

3.3 多種設計輸入方式

3.3.1 文本編輯——aldl, vhdl, verilog hdl

.3.3.2 圖形設計輸入

3.4 建立文本編輯檔案

3.5 設計綜合

3.6 引腳分配

3.7 仿真驗證

3.8 時序分析

3.8.1 時序分析基本參數

3.8.2 指定時序要求

3.8.3 完成時序分析

3.8.4 查看時序分析結果

3.9 編程和配置

3.10 signaltap ii邏輯分析儀的使用

3.10.1 在設計中建立signaltap ii邏輯分析儀

3.10.2 利用megawizard plug-in manager建立signaltap ii邏輯分析儀

3.10.3 signaltap ii邏輯分析儀的器件編程

3.10.4 查看signaltap ii採樣數據

3.11 實例 一個帶清零和計數使能功能的模可變計數器設計

第4章 硬體描述語言(hdl)簡介

4.1 hdl發展

4.2 幾種具有代表性的hdl語言

4.2.1 vhdl

4.2.2 verilog hdl

4.2.3 superlog

4.2.4 systemc

4.3 各種hdl語言的體系結構和設計方法

4.3.1 systemc

4.3.2 superlog

4.3.3 verilog和vhdl在各方面的比較

4.4 目前可取的可行策略和方式

4.5 未來發展和技術方向

4.6 國內發展的戰略選擇

4.7 特點

4.8 vhdl設計流程

4.9 小結

第5章 vhdl程式的基本結構

5.1 實體

5.2 構造體及其子結構描述

5.2.1 構造體

5.2.2 vhdl子結構描述

5.3 庫與包集合及配置

5.3.1 庫(library)

5.3.2 包集合(package)

5.3.3 配置(configuration)

5.4 小結..

第6章 用quartus ii設計常用電路

6.1 組合邏輯電路設計

6.1.1 用vhdl描述的解碼器

6.1.2 用vhdl描述的編碼器

6.1.3 乘法器

6.2 時序邏輯電路設計

6.2.1 d觸發器(dff)

6.2.2 暫存器和鎖存器

6.2.3 分頻器

6.3 存儲器設計

6.3.1 rom唯讀存儲器

6.3.2 隨機存儲器ram

6.3.3 fifo

6.4 有限狀態機

6.4.1 有限狀態機的描述

6.4.2 狀態機的套用設計舉例——空調控制系統有限狀態

6.5 基於quartus ii的其他設計示例

6.5.1 雙向數據匯流排——利用三態門構造

6.5.2 鎖相環路(pll)

6.6 小結

第7章 基於quartus ii的數字電路系統設計

7.1 實例一 按鍵去抖動設計

7.2 實例二 單片機和fpga接口邏輯設計

7.3 實例三 交通控制燈

7.3.1 設計要求

7.3.2 設計說明

7.3.3 設計模組

7.4 實例四 數字秒表的設計

7.4.1 設計要求(秒表的功能描述)

7.4.2 模組功能劃分

7.4.3 設計實現、仿真波形和說明

7.4.4 秒表顯示模組

7.5 實例五 鬧鐘系統的設計

7.5.1 鬧鐘系統的設計要求及設計思路

7.5.2 鬧鐘系統的解碼器的設計

7.5.3 鬧鐘系統的移位暫存器的設計

7.5.4 鬧鐘系統的鬧鐘暫存器和時間計數器的設計

7.5.5 鬧鐘系統的顯示驅動器的設計

7.5.6 鬧鐘系統的分頻器的設計

7.5.7 鬧鐘系統的整體組裝

7.6 實例六 數字密碼鎖設計

7.6.1 設計要求

7.6.2 輸入、輸出連線埠描述

7.6.3 模組劃分

7.6.4 設計vhdl源程式

7.7 實例七 數字計程車計費器設計

7.7.1 設計說明

7.7.2 頂層設計

7.7.3 功能子模組設計

7.8 實例八 iic匯流排通信接口

7.8.1 設計說明

7.8.2 vhdl設計源程式

7.8.3 時序仿真結果及說明

第8章 mc8051單片機設計

8.1 mc8051單片機電路設計概述

8.1.1 主要設計特色

8.1.2 8051總體結構和設計檔案說明

8.1.3 各個模組說明

8.2 mc8051程式包

8.3 mc8051核心的設計

8.4 定時計數器模組

8.5 串口模組

8.6 控制模組

8.7 算術邏輯模組

8.8 小結

附錄

附錄a vhdl快速查閱

a-1 保留字

a-2 vhdl語法參考

附錄b 標準邏輯包(standard logic package)

附錄c vhdl學習資源

參考文獻