FPGA·CPLD套用技術

內容簡介

《FPGA/CPLD套用技術（Verilog語言版）》按照最新的職業教育教學改革要求，結合國家示範院校建設課程改革成果，以及多年的校企合作經驗進行編寫。全書以工作任務為導向，系統地介紹了數字系統設計開發環境、可程式邏輯器件的結構和開發工具軟體、Verilog HDL語言及其套用、組合邏輯電路設計、時序邏輯電路設計、數字系統的驗證、數字系統設計實踐等。全書共安排了24個工作任務，由工作任務入手，引入相關知識和理論，通過技能訓練引出相關概念、設計技巧，體現做中學、學中練的教學思路與職業教育特色。

作者簡介

王靜霞，女，副教授、高級技師、高級考評員，深圳職業技術學院電信學院骨幹教師，長期擔任單片機套用技術.微機原理、數字系統設計技術等課程的教學和科研工作。2001年在深圳市所羅門慶成積體電路有限公司完成“超音波汽車倒泊防撞報警器”項目的開發設計與研究工作2002年完成教育部課題《微型計算機原理及套用》新世紀網路課程項目的設計；2005年在美國博伊西州立大學電子系擔任訪問學者一年，參與美國FAA（聯邦管理局）“Center Of Excel lence fOr Airl iner CabinEnvironment Reseach（ACER）”項目的研究；2006年主持完成校級“無線感測器網路套用研究”項目，並於2008年獲得第10屆中國國際高新技術成果交易會優秀產品獎和優秀項目推廣獎。在國內外公開發表科研論文8篇。編寫教材8本。在2001年榮獲“全國優秀職教文章”三等獎，2002年榮獲教育部“全國普通高校優秀教材”二等獎，2003學榮獲深圳市優秀班主任獎，2002～2008年連續榮獲校級教學優秀獎。

圖書目錄

第1章認識數字系統設計開發環境

教學導航

任務1 基於原理圖實現的基本門電路設計

1.1 Quartus Ⅱ集成開發環境

1.1.1 認識Quartus Ⅱ集成開發環境

1.1.2 Quartus Ⅱ集成開發環境的設計流程

1.1.3 常用可程式邏輯器件開發環境

任務2 基於原理圖實現的2選1數據選擇器設計

1.2 可程式邏輯器件

1.2.1 什麼是可程式邏輯器件

1.2.2 簡單可程式邏輯器件

1.2.3 高密度可程式邏輯器件

1.2.4 可程式邏輯器件主要廠商

1.3 EDA技術

1.3.1 電子系統設計方法

1.3.2 FPGA/CPLD進行電路設計的一般流程

知識梳理與總結

習題1

第2章 Verilog設計基礎

教學導航

任務3 基於HDL實現的基本門電路設計

2.1 什麼是HDL

2.1.1 HDL及其特點

2.1.2 Verilog電路模組的一般結構

2.1.3 基於Verilog的系統設計流程

FPGA·CPLD套用技術

基本介紹

內容簡介

作者簡介

圖書目錄

相關詞條

熱門詞條