數字系統設計與PLD套用（第二版）

《數字系統設計與PLD套用（第二版）》是2005年電子工業出版社出版的一本圖書，作者是蔣璇/臧春華。

基本介紹

• 書名：數字系統設計與PLD套用（第二版）
• 作者：蔣璇/臧春華
• ISBN：712100428
• 頁數：377
• 定價：32元
• 出版社：電子工業出版社
• 出版時間：2005-1-1
• 裝幀：平裝
• 開本：16開

基本信息

書名:數字系統設計與PLD套用(第二版)

ISBN:712100428

作者:蔣璇/臧春華

出版社:電子工業出版社

定價:32

頁數:377

出版日期:2005-1-1

版次: 1

開本:16

包裝:平裝

簡介

本書是“數字電路與邏輯設計”專業基礎課後續必修或選修課程的教材，主要闡述數字系統設計方法和PLD套用技術，目的是引導學生和讀者從功能電路設計轉向系統設計3由傳統的通用積體電路的套用轉向可程式邏輯器件的套用；從硬體設計轉向硬體軟體高度滲透的設計，從而拓寬數位技術知識面和設計能力。

現今VLSI技術發展迅速，採用專用積體電路ASIC實現系統已成趨勢。作為ASIC的一個重要分支——PLD，它在數字系統研製階段或小批量生產中有著設計靈活、修改快捷、使用方便、研製周期短和成本較低等優越性，是一種有現實意義的系統設計途徑。大部分高等院校均把H刀納入相關課程的教學計畫，為此探討較好的設計方法和套用技術有其必要性和實用性。對於廣大正在探討和套用PLD的電子設計人員和其他科技工作者也有很好的參考價值。

隨著PLD技術的進展和軟體開發系統的日益完善，設計人員的主要任務已成為：如何把由文字說明的系統功能轉換為邏輯描述(即算法)，進而採用一定的描述工具(算法流程圖、VHDL語言等)建立系統描述模型，並選擇適當的PLD器件、採用相應的軟體開發系統來實現待設計系統。本書正是致力於上述內容的討論，力求提高讀者的系統邏輯設計和工程設計能力。

目錄

第1章 數字系統設計方法

1.1 緒言

1.1.1 數字系統的基本概念

1.1.2 數字系統的基本模型

1.1.3 數字系統的基本結構

1.2 數字系統設計的一般步驟

1.2.1 引例

1.2.2 數字系統設計的基本步驟

1.2.3 多級系統及其結構

1.3 數字系統設計方法論

1.3.1 自上而下的設計方法

1.3.2 自下而上的設計方法

1.3.3 自關鍵部件開始設計

1.3.4 系統信息流驅動設計

1.4 數字系統的描述方法之一——算法流程圖

1.4.1 算法流程圖的符號與規則

1.4.2 設計舉例

習題1

第2章 數字系統的算法設計和硬體實現

2.1 算法設計

2.1.1 算法設計綜述

2.1.2 跟蹤法

2.1.3 歸納法

2.1.4 劃分法

2.1.5 解析法

2.1.6 綜合法

2.2 算法結構

2.2.1 順序算法結構

2.2.2 並行算法結構

2.2.3 流水線操作算法結構

2.3 系統硬體實現概述

2.4 數據處理單元的設計

2.4.1 器件選擇

2.4.2 數據處理單元設計的基本步驟

2.4.3 數據處理單元設計實例

2.5 控制單元的設計

2.5.1 系統控制方式

2.5.2 控制器的基本結構和系統同步

2.5.3 算法狀態機圖(ASM固)

2.5.4 控制器的硬體邏輯設計方法

習題2

第3章 硬體描述語言WDL

3.1 概述

3.2 VHDL基本結構

3.2.1 實體說明

3.2.2 結構體

3.3 數據對象、類型及運算符

3.3.1 對象類別與定義

3.3.2 數據類型

3.3.3 常數的表示

3.3.4 運算符

3.4 順序語句

3.4.1 變數與信號賦值語句

3.4.2 IF語句

3.4.3 CASE語句

3.4.4 LOOP語句

3.5 並行語句

3.5.1 並行信號賦值語句

3.5.2 進程語句

3.5.3 斷言語句

3.5.4 生成語句

3.6 子程式

3.6.1 函式定義與引用

3.6.2 過程定義與引用

3.6.3 子程式重載

3.7 程式包與設計庫

3.7.1 程式包

3.7.2 設計庫

3.8 元件配置

3.8.1 體內配置指定

3.8.2 體外配置說明

3.8.3 直接例化

3.8.4 頂層元件配置

3.9 VHDL描述實例

3.9.1 組合邏輯電路描述

3.9.2 時序邏輯電路描述

3.9.3 狀態機的描述

3.9.4 多諧振盪器的描述

習題3

第4章 可程式邏輯器件PLD原理和套用

4.1 PLD概述

4.2 簡單PLD原理

4.2.1 PLD的基本組成

4.2.2 PLD的編程

4.2.3 陣列結構

4.2.4 PLD中陣列的表示方法

4.3 SPLD組成和套用

4.3.1 唯讀存儲器ROM

4.3.2 可程式邏輯陣列PLA

4.3.3 可程式陣列邏輯PAL

4.3.4 通用陣列邏輯GAL

4.3.5 輸出邏輯宏單元OLMC

4.3.6 OLMC的輸出結構

4.3.7 GAL套用舉例

4.4 採用SPLD設計數字系統

4.4.1 採用SPLD實現系統的步驟

4.4.2 設計舉例

4.4.3 採用SPLD設計系統的討論

習題4

第5章 高密度PLD及其套用

5.1 HDPLD概述

5.1.1 HDPLD的分類

5.1.2 典型HDPLD器件系列

5.2 HDPLD組成

5.2.1 陣列擴展型HDPLD

5.2.2 單元型CPLD

5.2.3 現場可程式門陣列FPGA

5.2.4 多路開關型FPGA

5.3 HDPLD編程技術

5.3.1 isp編程技術(in-system programmablity)

5.3.2 icr編程技術(in-circuit reconfiguration)

5.3.3 反熔絲(Antifuse)編程技術

5.4 HDPLD軟體開發系統綜述

5.4.1 軟體開發系統的基本工作流程

5.4.2 軟體開發系統的庫函式

習題5

第6章 採用HDPLD設計數字系統實例

6.1 高速並行乘法器的設計

6.1.1 算法設計和結構選擇

6.1.2 器件選擇

6.1.3 設計輸入

6.1.4 晶片引腳定義

6.1.5 邏輯仿真

6.1.6 目標檔案產生和器件下載

6.2 十字路口交通管理器的設計

6.2.1 交通管理器的功能

6.2.2 系統算法設計

6.2.3 設計輸入

6.3 FIFO(先進先出堆疊)的設計

6.3.1 FIFO的功能

6.3.2 算法設計和邏輯框圖

6.3.3 數據處理單元和控制器的設計

6.3.4 設計輸入

6.4 九九乘法表系統的設計

6.4.1 系統功能和技術指標

6.4.2 算法設計

6.4.3 數據處理單元的實現

6.4.4 設計輸入

6.4.5 系統的功能仿真

6.5 數據採集和反饋控制系統的設計

6.5.1 系統設計要求

6.5.2 設計輸入

6.6 血有限衝激回響濾波器的設計

6.6.1 FIR結構簡介

6.6.2 設計方案和算法結構

6.6.3 模組組成

6.6.4 FIR濾波器的擴展套用

6.6.5 設計輸入

6.6.6 設計驗證

6.7 可程式脈衝延時系統的設計

6.7.1 系統功能和技術指標

6.7.2 系統設計計算

6.7.3 設計輸入和實現

習題6

第7章 全定製積體電路設計技術簡介

7.1 積體電路製造工藝與全定製電路設計

7.1.1 積體電路製造工藝簡介

7.1.2 全定製電路設計過程

7.1.3 深亞微米電路設計

7.2 全定製積體電路設計的皿A技術

7.2.1 設計輸入

7.2.2 設計綜合

7.2.3 設計驗證

7.2.4 版圖編輯

7.2.5 版圖驗證附錄

附錄A HDPLD典型器件介紹

A1 器件封裝型式說明

A2 LATTICE公司典型器件(陣列擴展型CPLD，isp編程技術)

A3 ALTERA公司典型器件(單元型CPLD，FPGA，icr編程技術)

A4 XILINX公司典型產品(單元型FPGA、CPLD，icr編程技術或isP編程技術)

A5 Actel公司典型器件(多路開關型FPGA反熔絲編程技術)

附錄B 典型軟體開發系統MAX+PLUS II簡介

B1 概述

B2 MAX+PLUS II的設計過程

B3 邏輯設計的輸入方法

以設計項目的編譯

B5 設計項目的模擬仿真

B6 定時分折

B7 器件編程

參考文獻