《數字系統設計與VHDL（第2版）》是電子工業出版社2018年出版的圖書，作者是王金明,周順。
基本介紹
- 書名：數字系統設計與VHDL（第2版）
- 作者：王金明,周順
- ISBN：9787121332500
- 頁數：368
內容簡介,目錄,
內容簡介
本書根據EDA課程教學要求，以提高數字設計能力為目的，系統闡述FPGA數字系統開發的相關知識，主要內容包括EDA技術概述、FPGA/CPLD器件、VHDL硬體描述語言等。全書以Quartus Prime、ModelSim等軟體為平台，以VHDL’87和VHDL’93語言標準為依據，基於DE2-115實驗平台，以可綜合的設計為重點，通過大量經過驗證的數字設計實例，闡述數字系統設計的方法與技術，由淺入深地介紹VHDL工程開發的知識與技能。
目錄
第1章 EDA技術概述 1
1.1 EDA技術及其發展 1
1.2 Top-down設計與IP核復用 4
1.2.1 Top-down設計 4
1.2.2 Bottom-up設計 5
1.2.3 IP復用技術與SoC 5
1.3 數字設計的流程 7
1.3.1 設計輸入 8
1.3.2 綜合 9
1.3.3 布局布線 9
1.3.4 仿真 10
1.3.5 編程配置 10
1.4 常用的EDA軟體工具 10
1.5 EDA技術的發展趨勢 14
習題1 15
第2章 FPGA/CPLD器件 16
2.1 PLD器件概述 16
2.1.1 PLD器件的發展歷程 16
2.1.2 PLD器件的分類 17
2.2 PLD的基本原理與結構 19
2.2.1 PLD器件的基本結構 19
2.2.2 PLD電路的表示方法 20
2.3 低密度PLD的原理與結構 21
2.4 CPLD的原理與結構 25
2.4.1 宏單元結構 25
2.4.2 典型CPLD的結構 26
2.5 FPGA的原理與結構 29
2.5.1 查找表結構 29
2.5.2 典型FPGA的結構 32
2.5.3 Altera的Cyclone IV器件結構 35
2.6 FPGA/CPLD的編程元件 38
2.7 邊界掃描測試技術 42
2.8 FPGA/CPLD的編程與配置 43
2.8.1 在系統可程式 43
2.8.2 FPGA器件的配置 45
2.8.3 Cyclone IV器件的編程 46
2.9 FPGA/CPLD器件概述 48
2.10 FPGA/CPLD的發展趨勢 52
習題2 52
第3章 Quartus Prime使用指南 54
3.1 Quartus Prime原理圖設計 55
3.1.1 半加器原理圖設計輸入 55
3.1.2 1位全加器設計輸入 60
3.1.3 1位全加器的編譯 61
3.1.4 1位全加器的仿真 63
3.1.5 1位全加器的下載 68
3.2 基於IP核的設計 71
3.2.1 用LPM_COUNTER設計模24方向可控計數器 72
3.2.2 用LPM_ROM模組實現4×4無符號數乘法器 79
3.3 SignalTap II的使用方法 86
3.4 Quartus Prime的最佳化設定與時序分析 91
習題3 95
實驗與設計 97
3-1 8位帶符號乘法器 97
3-2 用常量模組實現補碼轉換為幅度碼的電路 101
第4章 VHDL設計初步 103
4.1 VHDL簡介 103
4.2 VHDL組合電路設計 104
4.2.1 用VHDL設計基本組合電路 104
4.2.2 用VHDL設計加法器 106
4.3 VHDL時序電路設計 108
4.3.1 用VHDL設計D觸發器 108
4.3.2 用VHDL設計計數器 111
習題4 114
實驗與設計 115
4-1 Synplify Pro綜合器的使用方法 115
第5章 VHDL結構與要素 120
5.1 實體 120
5.1.1 類屬參數說明 120
5.1.2 連線埠說明 122
5.2 結構體 122
5.3 VHDL庫和程式包 123
5.3.1 庫 124
5.3.2 程式包 126
5.4 配置 128
5.5 子程式 131
5.5.1 過程 132
5.5.2 函式 134
5.6 VHDL文字規則 136
5.6.1 標識符 136
5.6.2 數字 137
5.6.3 字元串 137
5.7 數據對象 138
5.7.1 常量 138
5.7.2 變數 139
5.7.3 信號 139
5.7.4 檔案 140
5.8 VHDL數據類型 141
5.8.1 預定義數據類型 142
5.8.2 用戶自定義數據類型 145
5.8.3 數據類型的轉換 148
5.9 VHDL運算符 150
5.9.1 邏輯運算符 150
5.9.2 關係運算符 151
5.9.3 算術運算符 152
5.9.4 並置運算符 153
5.9.5 運算符重載 153
習題5 154
實驗與設計 155
5-1 用altpll鎖相環IP核實現倍頻和分頻 155
第6章 VHDL基本語句 161
6.1 順序語句 161
6.1.1 賦值語句 161
6.1.2 IF語句 161
6.1.3 CASE語句 167
6.1.4 LOOP語句 170
6.1.5 NEXT與EXIT語句 172
6.1.6 WAIT語句 173
6.1.7 子程式調用語句 175
6.1.8 斷言語句 175
6.1.9 REPORT語句 176
6.1.10 NULL語句 177
6.2 並行語句 178
6.2.1 並行信號賦值語句 178
6.2.2 進程語句 183
6.2.3 塊語句 186
6.2.4 元件例化語句 187
6.2.5 生成語句 189
6.2.6 並行過程調用語句 192
6.3 屬性說明與定義語句 193
6.3.1 數據類型屬性 193
6.3.2 數組屬性 194
6.3.3 信號屬性 195
習題6 196
實驗與設計 196
6-1 4×4矩陣鍵盤檢測電路 196
6-2 FIFO快取器設計 199
第7章 VHDL設計進階 204
7.1 行為描述 204
7.2 數據流描述 205
7.3 結構描述 206
7.3.1 用結構描述設計1位全加器 206
7.3.2 用結構描述設計4位加法器 208
7.3.3 用結構描述設計8位加法器 209
7.4 三態邏輯設計 211
7.5 分頻器設計 213
7.5.1 占空比為50%的奇數分頻 213
7.5.2 半整數分頻 215
7.5.3 數控分頻器 217
7.6 音樂演奏電路 218
7.6.1 音樂演奏實現的方法 218
7.6.2 實現與下載 220
習題7 223
實驗與設計 224
7-1 數字表決器 224
7-2 數字跑表 227
第8章 VHDL有限狀態機設計 233
8.1 有限狀態機 233
8.1.1 有限狀態機的描述 233
8.1.2 枚舉數據類型 236
8.2 有限狀態機的描述方式 237
8.2.1 三進程表述方式 238
8.2.2 雙進程表述方式 239
8.2.3 單進程表述方式 241
8.3 狀態編碼 244
8.3.1 常用的編碼方式 244
8.3.2 用ATTRIBUTE指定編碼方式 245
8.3.3 用常量進行編碼 247
8.4 有限狀態機設計要點 249
8.4.1 起始狀態的選擇和復位 249
8.4.2 多餘狀態的處理 251
習題8 252
實驗與設計 253
8-1 流水燈控制器 253
8-2 狀態機A/D採樣控制電路 255
第9章 VHDL數字設計與最佳化 258
9.1 流水線設計技術 258
9.2 資源共享 261
9.3 VGA圖像的顯示與控制 265
9.3.1 VGA圖像顯示原理與時序 265
9.3.2 VGA圖像顯示與控制的實現 269
