《計算光刻與版圖最佳化》是2021年電子工業出版社出版的圖書,作者是韋亞一。
基本介紹
- 中文名:計算光刻與版圖最佳化
- 作者:韋亞一
- 出版社:電子工業出版社
- 出版時間:2020年
- 頁數:248 頁
- 定價:79 元
- 開本:16 開
- ISBN:9787121402265
《計算光刻與版圖最佳化》是2021年電子工業出版社出版的圖書,作者是韋亞一。
《計算光刻與版圖最佳化》是2021年電子工業出版社出版的圖書,作者是韋亞一1。內容簡介光刻是積體電路製造的核心技術,光刻工藝成本已經超出積體電路製造總成本的三分之一。在積體電路製造的諸多工藝單元中,只有光刻工藝可以在矽片上...
設計工藝協同最佳化,計算光刻與版圖最佳化學術語。 主要內容包括設計規則、標準單元、工藝檔案和 Spice 模型 協同最佳化的(Design Technology Co-optimization,DTCO) 主要內容包括設計規則(Design Rules)、標準單元(Standard Cell)、工藝檔案 ...
計算光刻就是使用計算機來模擬、仿真這些光學和化學過程,從理論上探索增大光刻解析度和工藝視窗的途徑,指導工藝參數的最佳化。計算光刻起源於20世紀80年代,它一直是作為一種輔助工具而存在。從180nm技術節點開始,器件上最小線寬開始小於曝光...
. 本項目研究的極紫外光刻模板的製造工藝是半導體業界學術研究最前沿的新課題。此研究將採用理論建模、計算仿真、實驗分析相結合的技術線路,對極紫外光刻模板製造工藝中的力學參數進行選擇和最佳化。建立光刻模板的理論方程;探索並研究出...
頸縮是指局部圖形尺寸較目標圖形尺寸縮減的缺陷。圖形拆分可以被認為是有條件的間距問題,基於設計規則(DRC)定義一系列拆分規則,依據拆分規則完成圖形分解。拆分規則會對版圖上的多邊形尺寸、間距提出要求,如圖 1 所示,包括最小允許周期(...
評價函式和最佳化都是基於邊緣放置誤差實現的。光源掩模協同最佳化計算出的結果,不僅包含一個像素化的光源,而且包括對輸入設計做的鄰近效應修正。由於光照參數和掩模上的圖形可以同時變化,最佳化計算的結果可能不是唯一的。圖1 光源掩模協同最佳化...
隨著積體電路特徵尺寸的縮小和集成度的增加,積體電路設計最佳化處理問題規模不斷膨脹,需要藉助層次化方法來降低計算複雜度,提升處理問題規模。同時由於光刻所用光源的波長未顯著減小,積體電路也面臨光刻解析度方面的挑戰。本課題提出利用圖的...
曝光時間 為了提高晶片製造中版圖圖形的的尺寸精度,在每個曝光圖形處,都會按照曝光尺寸使曝光時間相應有所變化。相當於電子束光刻系統中電子束鄰近效應劑量調製曝光,以補償由於電子散射和背射所引起的鄰近效應對成像質量有所影響。
散射條是計算光刻與版圖最佳化學術語。在積體電路設計版圖中的稀疏圖形周圍添加一些細小的圖形,使稀疏圖形在光學角度上看像密集圖形,這些細小圖形必須小於光刻機解析度,曝光時,這些圖形只對光線其散射作用,而不會被轉移到光刻膠上,因此...
( 1 ) 計算光刻與版圖最佳化, 電子工業出版社, 2021-01, 第 3 作者 科研項目 ( 1 ) 超大數值孔徑光刻中的負顯影模型研究, 主持, 國家級, 2019-01--2021-12 ( 2 ) 5納米光刻技術方案與設計規則最佳化, 參與, 國家級, ...
掩模誤差增強因子(Mask Error Enhancement Factor,MEEF)被定義為晶圓上光刻膠線寬(CDwafer)隨掩模圖形線寬(CDmask)變化的斜率。掩模誤差增強因子(Mask Error Enhancement Factor,MEEF)被定義為晶圓上光刻膠線寬(CDwafer)隨掩模上...
關鍵尺寸(Critical Dimension,簡稱CD)是指在積體電路光掩模製造及光刻工藝中為評估及控制工藝的圖形處理精度,特設計一種反映積體電路特徵線條寬度的專用線條圖形。關鍵尺寸(CD) 晶片上的物理尺寸特徵被稱為特徵尺寸。描述特徵尺寸的另一...
工藝變化頻寬是在光刻中引入工藝參數的變化所導致的曝光結果的變化範圍。這些工藝參數一般包括曝光能量、聚焦值及掩模圖形尺寸,這些參數的變化範圍由工藝水平決定,一般由fab提供。PV band的計算方法:在工藝視窗中不同位置處做光刻仿真,...
修正軟體在運行時移動邊緣位置,並計算出對應的邊緣放置誤差。這個過程不斷反覆進行直到計算出的邊緣放置誤差達到可以接受的值。為了減少邊緣移動的任意性,邊緣上點的位置只能在一個固定的柵格上移動。顯然,柵格越小,修正的精度越高,但...
鉻雙極型掩模是最早出現、也是使用最多的一類掩模,被廣泛套用於365~193 nm的光刻工藝中。近年來,為了降低掩模三維效應提出的不透明的MoSi掩模(opaque MoSi on glass, OMOG)也屬於雙極型掩模,OMOG被廣泛套用於32 nm 及以下技術節點...
物理驗證(physical verification),主要包括設計規則檢查(design rule check)、版圖電路一致性檢查、電學可靠性檢查。定義 在物理驗證(physical verification)階段,主要包括設計規則檢查(design rule check)、版圖電路一致性檢查、電學可靠...
外延就是在單晶襯底上澱積一層薄的單晶層。新澱積的這層稱為外延層。外延為器件設計者在最佳化器件性能方面提供了很大的靈活性,例如可以控制外延層摻雜厚度、濃度、輪廊,而這些因素是與矽片襯底無關的。這種控制可以通過外延生長過程中的...