《數字電路與邏輯設計》是2009年人民郵電出版社出版的圖書，作者是徐惠民、延明。
基本介紹
簡介,圖書,簡介,目錄,
簡介
數字電路與邏輯設計是計算機專業和電子信息類專業的一門重要硬體基礎課，其理論性和實踐性很強，尤其強調工程套用。數字電路又是現代電子技術、計算機硬體電路、通信電路、信息與自動化技術的基礎. 而且是積體電路設計的基礎！在高速發展的電子產業中數字電路具有較簡單又容易集成的課程。
圖書
簡介
《數字電路與邏輯設計》是普通高等教育“十一五”國家級規劃教材。《數字電路與邏輯設計》系統地介紹了數字電路與邏輯設計的基本概念及分析和設計方法。《數字電路與邏輯設計》的編寫本著經典和現代相結合的原則，對於經典的概念、原理和方法進行準確的、深入淺出的講解；對於現代的數位技術和設計方法，則是有針對性地選擇了一些最新的設計理念和方法。《數字電路與邏輯設計》普遍採用了邏輯仿真的波形圖，使得分析和設計的結果更有真實感。全書共分9章，包括數字電路中的數和編碼、邏輯代數基礎、集成門電路、組合邏輯電路的分析和設計、集成觸發器、時序邏輯電路的分析和設計、大規模數字積體電路、數/模和模/數轉換、VHDL描述邏輯電路等內容。《數字電路與邏輯設計》可作為高等院校通信、信息、電子工程、計算機、自動化等相關專業的本科教材，也可供相關專業的研究生和工程技術人員閱讀參考。
目錄
第1章 數字電路中的數和編碼
1.1.2 格雷碼
1.1.3 二-十進制碼的運算
1.2 用補碼表示負數
1.2.1 補碼
1.2.2 補碼加法
本章小結
習題和思考題
第2章 數字邏輯基礎
2.1.1 邏輯變數和邏輯系統
2.1.3 其他常用邏輯運算
2.2 布爾代數的定律和規則
2.2.1 布爾代數的基本定律
2.2.2 布爾代數的常用公式
2.2.3 布爾代數的三個規則
2.3 邏輯函式的標準表達式
2.3.1 邏輯函式的最小項表達式
2.3.3 最小項表達式和最大項表達式的關係
2.3.4 非標準表達式到標準表達式的轉換
2.3.5 任意項及其表示
2.4 代數法化簡邏輯函式
2.4.1 邏輯函式化簡的標準
2.4.2 代數化簡法
2.5 卡諾圖法化簡邏輯函式
2.5.1 卡諾圖及其構成
2.5.2 卡諾圖化簡邏輯函式的基本原理
2.5.3 如何將邏輯函式填入卡諾圖
2.5.4 卡諾圖化簡的步驟及舉例
2.6 硬體描述語言及邏輯仿真
2.6.1 硬體描述語言
2.6.2 邏輯仿真
本章小結
習題和思考題
第3章 集成邏輯門電路
3.1 數字積體電路的發展
3.2二極體門電路
3.2.1 二極體與門
3.2.2 二極體或門電路
3.2.3 正邏輯和負邏輯
3.3.1 三極體非門電路
3.3.2 三極體反相器的負載電流
3.4 TTL集成邏輯門電路
3.4.1 TTL集成與非門
3.4.2 TTL邏輯門的特性參數
3.5 其他TTL集成門電路
3.5.1 74系列積體電路
3.5.2 抗飽和TTL電路
3.5.3 TTL或非門電路
3.5.4 集電極開路門
3.5.5 TTL三態門
3.6 CMOS積體電路
3.6.1 CMOS反相器
3.6.2 其他CMOS邏輯電路
3.6.3 CMOS漏極開路門和三態門
3.6.4 CMOS傳輸門
3.6.5 CMOS積體電路的使用
3.7 ECL積體電路
3.7.1 基本ECL門的組成
3.7.2 ECL電路的特點
本章小結
習題和思考題
第4章 組合邏輯電路的分析和設計
4.1 組合邏輯電路的特點
4.2 組合邏輯電路的分析
4.2.1 組合邏輯電路的分析步驟
4.2.2 組合邏輯電路分析舉例
4.3 組合邏輯電路的設計
4.3.1 組合邏輯電路的設計步驟
4.3.2 組合邏輯電路的實現方式
4.3.3 組合邏輯電路設計舉例
4.4 中規模組合邏輯電路
4.4.1 加法器和減法器
4.4.2 編碼器
4.4.3 解碼器
4.4.4 數據選擇器
4.4.5 數值比較器
4.4.6 奇偶校驗器/發生器
4.4.7 中規模組合電路用於邏輯設計
4.5 組合邏輯電路的競爭和冒險
4.5.1 冒險的分類
4.5.2 冒險的識別和消除
本章小結
習題和思考題
第5章 集成觸發器
5.1 時序邏輯電路的特點
5.2 觸發器的基本特性及其記憶作用
5.3 電位型觸發器
5.3.1 基本RS觸發器
5.3.2 可控RS觸發器
5.3.3 其他可控觸發器
5.3.4 電位型觸發器的局限性
5.3.5 電位型觸發器的套用：鎖存器
5.4 鐘控型觸發器
5.4.1 主從觸發器
5.4.2 邊沿觸發器
5.5 觸發器的邏輯符號
5.6 CMOS觸發器
5.6.2 CMOS主從D觸發器
5.6.3 CMOSJK觸發器
5.7 觸發器的轉換
5.8 集成觸發器的時間參數
5.8.1 建立時間和保持時間
5.8.2時鐘信號的時間參數
5.9 鐘控觸發器構成的常用時序電路
5.9.1 暫存器
5.9.2 移位暫存器
5.9.3 計數器
本章小結
習題和思考題
第6章 時序邏輯電路的分析和設計
6.1 時序電路的分類和描述
6.1.1 時序電路的一般分類
6.1.2同步時序電路的分類
6.1.3 同步時序電路的描述
6.2 常用同步時序電路的分析
6.2.1 同步時序電路分析的步驟
6.2.2 同步計數器的分析
6.2.3 移位暫存器及其套用電路的分析
6.3 常用時序電路的設計
6.3.1 基本的設計步驟
6.3.2 同步計數器的設計
6.3.3 序列信號發生器
6.3.4 M序列發生器
6.4 異步計數器
6.4.1 異步計數器的基本形式
6.4.2 異步計數器的分析
6.5 中規模時序積體電路
6.5.1 中規模集成計數器
6.5.2 中規模計數器的套用
6.5.3 中規模移位暫存器
6.5.4 中規模移位暫存器的套用
6.6 一般時序電路的分析
6.6.1 一般時序電路的特點
6.6.2 一般時序電路分析舉例
6.7 一般時序電路的設計
6.7.1 設計步驟
6.7.2 狀態表的建立
6.7.3 狀態表的簡化
6.7.4 狀態分配
本章小結
習題和思考題
第7章 大規模數字積體電路
7.1 大規模數字積體電路概述
7.1.1大規模積體電路的分類
7.1.2專用積體電路的分類
7.1.3可程式邏輯器件及其發展
7.1.4 PLD的分類
7.1.5 PLD的性能特點
7.2 存儲器
7.2.1 隨機存儲器
7.2.2 唯讀存儲器
7.2.3 ROM作為邏輯器件
7.2.4 存儲器容量的擴展
7.3 可程式邏輯陣列
7.3.1 PLA結構的特點
7.3.2 用PLA設計邏輯電路
7.4 可程式陣列邏輯
7.4.1 PAL的邏輯結構
7.4.2 PAL晶片示例
7.5 通用陣列邏輯
7.5.1 GAL和PAL的區別
7.5.2 輸出邏輯宏單元
7.5.3 GAL晶片示例
7.6 複雜可程式邏輯器件
7.6.1 CPLD器件的基本體系結構
7.6.2 CPLD器件結構舉例
7.6.3 宏單元的構成
7.6.4 PIA和I/O控制塊
7.6.5 CPLD產品舉例
7.7 現場可程式門陣列
7.7.1 FPGA晶片的基本結構
7.7.2Altera公司FPGA晶片基本結構
7.7.3 邏輯陣列塊
7.7.4邏輯單元
7.7.5 嵌入式RAM塊
7.7.6 輸入輸出單元
7.7.7 FPGA晶片的編程
7.7.8 FPGA產品舉例
7.8 CPLD和FPGA的比較
本章小結
習題和思考題
第8章 數模和模數轉換
8.1 數模轉換器
8.1.1 數模轉換器的基本要求
8.1.2 數模轉換器的主要參數
8.1.3 數模轉換器的一般框圖
8.1.4 權電阻網路數模轉換器
8.1.5 倒T形網路數模轉換器
8.1.6 權電流源網路數模轉換器
8.1.7 單電流源網路數模轉換器
8.1.8 數模轉換器的選用
8.2 模數轉換器
8.2.1 模數轉換的一般過程
8.2.2 模數轉換器的主要參數
8.2.3 逐次比較型模數轉換器
8.2.4 雙積分型模數轉換器
8.2.5 並聯比較型模數轉換器
8.2.6 ∑-Δ模數轉換器
8.2.7 流水線型模數轉換器
8.2.8 模數轉換器的選用
本章小結
習題和思考題
第9章 VHDL描述邏輯電路
9.1 基於硬體描述語言的設計過程
9.1.1 VHDL的基本特點
9.1.2 設計過程
9.1.3 Quartus II設計軟體
9.2 VHDL描述的基本結構
9.2.1 實體描述
9.2.2 結構體描述
9.2.3 VHDL的3種描述
9.3 數據類型、運算符和表達式
9.3.1 枚舉類型
9.3.2數組類型
9.3.3 VHDL運算符
9.3.4 常量的定義
9.3.5 VHDL表達式
9.4 VHDL的庫和包
9.4.1 VHDL庫的種類和使用
9.4.2 程式包
9.4.3 庫和程式包的引用
9.5 數據流描述
9.5.1 並行賦值語句
9.5.2 條件賦值語句
9.5.3 選擇信號賦值語句
9.6 性能描述
9.6.1 PROCESS語句
9.6.2 信號和變數賦值語句
9.6.3 分支語句
9.6.4 循環語句
9.7 結構描述
9.7.1 部件聲明語句
9.7.2 部件描述語句
9.8 VHDL描述組合邏輯電路
9.8.1 解碼電路的描述
9.8.2 編碼器的描述
9.9 觸發器的VHDL描述
9.9.1 電位型觸發器的VHDL描述
9.9.2 鐘控型觸發器的VHDL描述
9.10 時序部件的VHDL描述
9.10.1 計數器的VHDL描述
9.10.2 移位暫存器的VHDL描述
9.10.3 時序機的VHDL描述
本章小結
習題和思考題
