《數字電子電路與邏輯設計》是2013年3月科學出版社出版的圖書，作者是劉可文、吳友宇。該書全面，可作為大學本科電子信息類、自動化等專業的教材或參考書，也可供自學考試和成人教育有關專業選用，還可供研究生及從事電子技術開發套用的工程技術人員參考。
基本介紹
- 書名：數字電子電路與邏輯設計
- 作者：劉可文 編
- ISBN：9787030367020
- 頁數：390
- 定價：49.00元
- 出版社：科學出版社
- 出版時間：2013-3
內容簡介,圖書目錄,
內容簡介
《高等院校電子信息類卓越工程師培養系列教材:數字電子電路與邏輯設計》主要介紹數字電子電路與邏輯設計的基本理論、基本分析與設計方法，使用可程式邏輯器件設計電子電路的軟體平台和電路仿真，以提高學生的數字電子電路分析與邏輯設計水平，以及分析問題、解決問題的能力為出發點，以培養“厚基礎、寬口徑、會套用、能發展”的卓越人才為目的。
《高等院校電子信息類卓越工程師培養系列教材:數字電子電路與邏輯設計》共10章，內容包括緒論、常用的半導體器件基礎、邏輯代數基礎、集成邏輯門電路、組合邏輯電路、集成觸發器、時序邏輯電路、脈衝信號的產生與整形、半導體存儲器和可程式器件、可程式邏輯器件開發及套用等。每章之後均附有思考題和習題，書中附有部分仿真設計程式代碼。
《高等院校電子信息類卓越工程師培養系列教材:數字電子電路與邏輯設計》深入淺出，通俗易懂，具有良好的可讀性，實用性強。
圖書目錄
前言
第1章 緒論
1.1 概述
1.1.1 模擬電路與數字電路
1.1.2 數字電路及其特點
1.1.3 二值邏輯與數位訊號的描述
1.2 數制與碼制
1.2.1 數制
1.2.2 碼制
1.3 二進制數運算
1.3.1 二進制數的算術運算
1.3.2 二進制數的負數表示方式
思考題
習題
第2章 常用的半導體器件基礎
2.1 半導體基礎知識
2.1.1 本徵半導體
2.1.2 雜質半導體
2.1.3 PN結的形成及特性
2.2 半導體二極體
2.2.1 二極體的結構
2.2.2 二極體的伏安特性
2.2.3 二極體的主要參數
2.2.4 二極體的等效電路和分析方法
2.2.5 二極體的套用
2.2.6 其他特殊的二極體
2.3 場效應管
2.3.1 結型場效應管
2.3.2 絕緣柵場效應管
2.3.3 各種場效應管的特性比較及注意事項
2.4 雙極性三極體
2.4.1 BJT的結構及類型
2.4.2 BJT的電流分配與放大原理
2.4.3 BJT的共射特性曲線
2.4.4 BJT的主要參數
2.4.5 溫度對BJT管特性及參數的影響
2.4.6 BJT的選型
思考題
習題
第3章 邏輯代數基礎
3.1 邏輯代數的基本概念
3.1.1 基本邏輯運算
3.1.2 組合邏輯運算
3.2 邏輯代數的基本公式與定理
3.2.1 邏輯代數的基本公式
3.2.2 邏輯代數的常用定理及定律
3.2.3 七個常用的公式
3.2.4 三個基本規則
3.3 邏輯函式的代數化簡法
3.3.1 邏輯函式及其表示方法
3.3.2 同一邏輯關係邏輯式形式的多樣性
3.3.3 邏輯函式的化簡方法及步驟
3.4 邏輯函式的卡諾圖化簡法
3.4.1 最小項和最大項的定義
3.4.2 最小項和最大項的性質
3.4.3 邏輯函式表示的標準式
3.4.4 用卡諾圖表示邏輯函式及化簡
3.5 具有無關項邏輯函式的卡諾圖化簡
思考題
習題
第4章 集成邏輯門電路
4.1 二極體元件門電路
4.1.1 二極體的特性
4.1.2 二極體元件邏輯門電路
4.2 TTL邏輯門電路
4.2.1 雙極型三極體的開關特性
4.2.2 TTL“非”門的基本結構及工作原理
4.2.3 TTL邏輯門電路
4.2.4 集電極開路門和三態門電路
4.3 MOS邏輯門電路
4.3.1 MOS門電路簡介
4.3.2 CMOS反相器
4.3.3 CMOS邏輯門電路
4.3.4 CMOS漏極開路門和三態輸出門
4.3.5 CMOS傳輸門電路
4.3.6 NMOS邏輯門電路
4.4 其他類型邏輯門電路
4.4.1 發射極耦合邏輯門電路
4.4.2 BiCMOS邏輯門電路
4.4.3 改進型TTL門電路——抗飽和TTL電路
4.5 邏輯門電路的Verilog HDL
4.5.1 門電平模型化
4.5.2 基本門電路的描述方法
4.5.3 三態門電路Verilog HDL建模
4.5.4 雙向門電路Verilog HDL建模
4.6 邏輯門電路的套用
4.6.1 TTL與CMOS器件之間的接口問題
4.6.2 TTL和CMOS電路帶負載時的接口問題
4.6.3 集成邏輯門電路使用中的抗干擾措施
4.7 正負邏輯問題
4.7.1 正負邏輯的規定
4.7.2 正負邏輯的邏輯符號
4.7.3 混合邏輯中邏輯符號的變換
思考題
習題
第5章 組合邏輯電路
5.1 概述
5.2 組合邏輯電路的分析
5.3 組合邏輯電路的設計
5.4 組合邏輯電路中的競爭冒險
5.4.1 競爭冒險產生的原因與判別方法
5.4.2 消除競爭冒險現象的方法
5.5 中規模組合邏輯電路功能部件及套用
5.5.1 編碼器
5.5.2 解碼器/數據分配器
5.5.3 數據選擇器
5.5.4 加法器
5.5.5 數值比較器
思考題
習題
第6章 集成觸發器
6.1 RS觸發器
6.1.1 基本RS觸發器
6.1.2 邏輯門控RS觸發器
6.2 鐘控觸發器
6.2.1 鐘控RS觸發器
6.2.2 鐘控JK觸發器
6.2.3 D觸發器
6.2.4 T觸發器和T'觸發器
6.3 觸發器功能的轉換
6.3.1 用JK觸發器轉換成其他功能的觸發器
6.3.2 用D觸發器轉換成其他功能的觸發器
思考題
習題
第7章 時序邏輯電路
7.1 時序邏輯電路的基本概念
7.1.1 時序邏輯電路的模型
7.1.2 時序邏輯電路的分類
7.1.3 時序電路邏輯功能的表達方法
7.2 時序邏輯電路的分析方法
7.2.1 同步時序邏輯電路分析的一般步驟
7.2.2 同步時序邏輯電路設計的一般步驟
7.3 常用的時序邏輯電路
7.3.1 暫存器和移位暫存器
7.3.2 計數器
7.3.3 順序脈衝發生器
7.4 綜合示例
思考題
習題
第8章 脈衝信號的產生與整形
8.1 脈衝信號的基本參數
8.2 施密特觸發器
8.2.1 施密特觸發器的工作特點
8.2.2 由門電路組成的施密特觸發器
8.2.3 集成施密特觸發器
8.2.4 施密特觸發器的套用
8.3 單穩態觸發器
8.3.1 單穩態觸發器的工作特點
8.3.2 由門電路組成的微分型單穩態觸發器
8.3.3 集成單穩態觸發器
8.3.4 單穩態觸發器的套用
8.4 多諧振盪器
8.4.1 多諧振盪器的工作特點
8.4.2 由門電路組成的多諧振盪器
8.4.3 施密特觸發器構成多諧振盪器
8.4.4 石英晶體振盪器
8.5 555定時器
8.5.1 555定時器的工作特點
8.5.2 由555定時器組成的單穩態觸發器
8.5.3 555定時器構成施密特觸發器
8.5.4 555定時器構成多諧振盪器
8.6 綜合示例
思考題
習題
第9章 半導體存儲器和可程式器件
9.1 隨機存取存儲器
9.1.1 隨機存取存儲器
9.1.2 RAM存儲容量的擴展
9.1.3 集成的RAM簡介
9.2 唯讀存儲器
9.3 可程式邏輯器件
9.3.1 可程式邏輯器件概述
9.3.2 PLD電路的表示法
9.3.3 可程式陣列邏輯器件簡介
9.3.4 通用可程式陣列邏輯器件
9.3.5 低密度可程式陣列邏輯器件的編程
9.4 複雜可程式邏輯器件
9.4.1 複雜可程式邏輯器件的結構
9.4.2 複雜可程式邏輯器件的邏輯模組
9.4.3 CPLD的連線區和I/O模組
9.4.4 JTAG接口和軟體配置
9.5 現場可程式門陣列
9.5.1 FPGA器件的基本結構
9.5.2 FPGA器件的可配置邏輯塊
9.5.3 FPGA器件的輸入/輸出模組
9.5.4 FPGA器件的布線資源和全局連線
思考題
習題
第10章 可程式邏輯器件開發及套用
10.1 Quartus Ⅱ軟體的設計流程
10.2 Quartus Ⅱ 11.1軟體安裝
10.2.1 Quartus Ⅱ軟體簡介
10.2.2 Quartus Ⅱ軟體安裝
10.3 Quartus Ⅱ 11.1使用簡介
10.3.1 硬體描述語言輸入設計
10.3.2 原理圖設計輸入
10.4 Quartus Ⅱ 9.0原理圖輸入設計
10.5 綜合設計套用示例
習題
漢英名詞術語對照
參考文獻
第1章 緒論
1.1 概述
1.1.1 模擬電路與數字電路
1.1.2 數字電路及其特點
1.1.3 二值邏輯與數位訊號的描述
1.2 數制與碼制
1.2.1 數制
1.2.2 碼制
1.3 二進制數運算
1.3.1 二進制數的算術運算
1.3.2 二進制數的負數表示方式
思考題
習題
第2章 常用的半導體器件基礎
2.1 半導體基礎知識
2.1.1 本徵半導體
2.1.2 雜質半導體
2.1.3 PN結的形成及特性
2.2 半導體二極體
2.2.1 二極體的結構
2.2.2 二極體的伏安特性
2.2.3 二極體的主要參數
2.2.4 二極體的等效電路和分析方法
2.2.5 二極體的套用
2.2.6 其他特殊的二極體
2.3 場效應管
2.3.1 結型場效應管
2.3.2 絕緣柵場效應管
2.3.3 各種場效應管的特性比較及注意事項
2.4 雙極性三極體
2.4.1 BJT的結構及類型
2.4.2 BJT的電流分配與放大原理
2.4.3 BJT的共射特性曲線
2.4.4 BJT的主要參數
2.4.5 溫度對BJT管特性及參數的影響
2.4.6 BJT的選型
思考題
習題
第3章 邏輯代數基礎
3.1 邏輯代數的基本概念
3.1.1 基本邏輯運算
3.1.2 組合邏輯運算
3.2 邏輯代數的基本公式與定理
3.2.1 邏輯代數的基本公式
3.2.2 邏輯代數的常用定理及定律
3.2.3 七個常用的公式
3.2.4 三個基本規則
3.3 邏輯函式的代數化簡法
3.3.1 邏輯函式及其表示方法
3.3.2 同一邏輯關係邏輯式形式的多樣性
3.3.3 邏輯函式的化簡方法及步驟
3.4 邏輯函式的卡諾圖化簡法
3.4.1 最小項和最大項的定義
3.4.2 最小項和最大項的性質
3.4.3 邏輯函式表示的標準式
3.4.4 用卡諾圖表示邏輯函式及化簡
3.5 具有無關項邏輯函式的卡諾圖化簡
思考題
習題
第4章 集成邏輯門電路
4.1 二極體元件門電路
4.1.1 二極體的特性
4.1.2 二極體元件邏輯門電路
4.2 TTL邏輯門電路
4.2.1 雙極型三極體的開關特性
4.2.2 TTL“非”門的基本結構及工作原理
4.2.3 TTL邏輯門電路
4.2.4 集電極開路門和三態門電路
4.3 MOS邏輯門電路
4.3.1 MOS門電路簡介
4.3.2 CMOS反相器
4.3.3 CMOS邏輯門電路
4.3.4 CMOS漏極開路門和三態輸出門
4.3.5 CMOS傳輸門電路
4.3.6 NMOS邏輯門電路
4.4 其他類型邏輯門電路
4.4.1 發射極耦合邏輯門電路
4.4.2 BiCMOS邏輯門電路
4.4.3 改進型TTL門電路——抗飽和TTL電路
4.5 邏輯門電路的Verilog HDL
4.5.1 門電平模型化
4.5.2 基本門電路的描述方法
4.5.3 三態門電路Verilog HDL建模
4.5.4 雙向門電路Verilog HDL建模
4.6 邏輯門電路的套用
4.6.1 TTL與CMOS器件之間的接口問題
4.6.2 TTL和CMOS電路帶負載時的接口問題
4.6.3 集成邏輯門電路使用中的抗干擾措施
4.7 正負邏輯問題
4.7.1 正負邏輯的規定
4.7.2 正負邏輯的邏輯符號
4.7.3 混合邏輯中邏輯符號的變換
思考題
習題
第5章 組合邏輯電路
5.1 概述
5.2 組合邏輯電路的分析
5.3 組合邏輯電路的設計
5.4 組合邏輯電路中的競爭冒險
5.4.1 競爭冒險產生的原因與判別方法
5.4.2 消除競爭冒險現象的方法
5.5 中規模組合邏輯電路功能部件及套用
5.5.1 編碼器
5.5.2 解碼器/數據分配器
5.5.3 數據選擇器
5.5.4 加法器
5.5.5 數值比較器
思考題
習題
第6章 集成觸發器
6.1 RS觸發器
6.1.1 基本RS觸發器
6.1.2 邏輯門控RS觸發器
6.2 鐘控觸發器
6.2.1 鐘控RS觸發器
6.2.2 鐘控JK觸發器
6.2.3 D觸發器
6.2.4 T觸發器和T'觸發器
6.3 觸發器功能的轉換
6.3.1 用JK觸發器轉換成其他功能的觸發器
6.3.2 用D觸發器轉換成其他功能的觸發器
思考題
習題
第7章 時序邏輯電路
7.1 時序邏輯電路的基本概念
7.1.1 時序邏輯電路的模型
7.1.2 時序邏輯電路的分類
7.1.3 時序電路邏輯功能的表達方法
7.2 時序邏輯電路的分析方法
7.2.1 同步時序邏輯電路分析的一般步驟
7.2.2 同步時序邏輯電路設計的一般步驟
7.3 常用的時序邏輯電路
7.3.1 暫存器和移位暫存器
7.3.2 計數器
7.3.3 順序脈衝發生器
7.4 綜合示例
思考題
習題
第8章 脈衝信號的產生與整形
8.1 脈衝信號的基本參數
8.2 施密特觸發器
8.2.1 施密特觸發器的工作特點
8.2.2 由門電路組成的施密特觸發器
8.2.3 集成施密特觸發器
8.2.4 施密特觸發器的套用
8.3 單穩態觸發器
8.3.1 單穩態觸發器的工作特點
8.3.2 由門電路組成的微分型單穩態觸發器
8.3.3 集成單穩態觸發器
8.3.4 單穩態觸發器的套用
8.4 多諧振盪器
8.4.1 多諧振盪器的工作特點
8.4.2 由門電路組成的多諧振盪器
8.4.3 施密特觸發器構成多諧振盪器
8.4.4 石英晶體振盪器
8.5 555定時器
8.5.1 555定時器的工作特點
8.5.2 由555定時器組成的單穩態觸發器
8.5.3 555定時器構成施密特觸發器
8.5.4 555定時器構成多諧振盪器
8.6 綜合示例
思考題
習題
第9章 半導體存儲器和可程式器件
9.1 隨機存取存儲器
9.1.1 隨機存取存儲器
9.1.2 RAM存儲容量的擴展
9.1.3 集成的RAM簡介
9.2 唯讀存儲器
9.3 可程式邏輯器件
9.3.1 可程式邏輯器件概述
9.3.2 PLD電路的表示法
9.3.3 可程式陣列邏輯器件簡介
9.3.4 通用可程式陣列邏輯器件
9.3.5 低密度可程式陣列邏輯器件的編程
9.4 複雜可程式邏輯器件
9.4.1 複雜可程式邏輯器件的結構
9.4.2 複雜可程式邏輯器件的邏輯模組
9.4.3 CPLD的連線區和I/O模組
9.4.4 JTAG接口和軟體配置
9.5 現場可程式門陣列
9.5.1 FPGA器件的基本結構
9.5.2 FPGA器件的可配置邏輯塊
9.5.3 FPGA器件的輸入/輸出模組
9.5.4 FPGA器件的布線資源和全局連線
思考題
習題
第10章 可程式邏輯器件開發及套用
10.1 Quartus Ⅱ軟體的設計流程
10.2 Quartus Ⅱ 11.1軟體安裝
10.2.1 Quartus Ⅱ軟體簡介
10.2.2 Quartus Ⅱ軟體安裝
10.3 Quartus Ⅱ 11.1使用簡介
10.3.1 硬體描述語言輸入設計
10.3.2 原理圖設計輸入
10.4 Quartus Ⅱ 9.0原理圖輸入設計
10.5 綜合設計套用示例
習題
漢英名詞術語對照
參考文獻
