《數字系統設計－－Verilog實現》是在《從算法設計到硬線邏輯的實現——複雜數字邏輯系統的Verilog HDL設計技術和方法》(夏宇聞編著)的基礎上修訂而成的。《數字系統設計－－Verilog實現》講述利用Vcrilog硬體描述語言進行建模、仿真和綜合設計複雜數字系統的方法。全書在介紹現代數字系統設計方法思想的基礎上，深入地講解了常用的Verilog HDL(IEEE 1364-2001標準)語法，通過一系列由淺入深的設計示例，剖析了數字系統設計方法的核心，然後逐步過渡到工程設計範例的講解。《數字系統設計－－Verilog實現》同時配有實驗練習和語法手冊，可供讀者上機練習和查閱，以提高利用Verilog HDL設計複雜數字系統的能力。《數字系統設計－－Verilog實現》可以作為高等學校電子信息、自動控制和計算機工程類的本科高年級和研究生的教學和實驗用書，亦可供工程技術人員自學與參考。
基本介紹
- 書名：數字系統設計－－Verilog實現
- 出版社：高等教育出版社
- 頁數：373頁
- 開本：16
- 作者：夏宇聞
- 出版日期：2007年1月1日
- 語種：簡體中文
- ISBN：7040171988, 9787040171983
第一篇 緒論
總結
思考題
第二篇 基礎部分
第一章 Verilog的基本知識
1.1 硬體描述語言
1.2 VerilogHDL的歷史
1.3 VerilogHDL和VHDL的比較
1.4 Verilog的套用情況和適用的設計
1.5 採用VerilogHDl設計複雜數字電路的優點
1.6 採用硬體描述語言的設計流程簡介
本章小結
思考題
第二章 Verilog語法的基本概念
2.1 Verilog模組的基本概念
2.2 Verilog用於模組的測試
本章小結
思考題
第三章 模組的結構、數據類型和變數、基本的運算符號
3.1 模組的結構
3.2 數據類型及其常量與變數
3.3 運算符及表達式
本章小結
思考題
第四章 運算符、賦值語句與結構
第五章 條件語句、循環語句、塊語句與生成語句
第六章 結構語句、系統任務、函式語句和顯示系統任務
第七章 調試用系統任務和常用編譯預處理語句
第八章 語法概念練習
第三篇 設計和驗證部分
第九章 Verilog HDL模型的不同抽象級別
第十章 編寫和驗證簡單的純相合邏輯模組
第十一章 複雜數字系統的構成
第十二章 同步狀態機的原理、結構和設計
第十三章 設計可綜合狀態機的指導原則
第十四章 深入理解阻塞和非阻塞賦值
第十五章 較複雜時序邏輯電路設計實踐
第十六章 復時序邏輯電路設計實踐
第十七章 簡化的RISC CPU設計
第十八章 虛擬器件、虛擬接口模型、基於平台的設計方法及其在大型數字系統設計中的套用
參考文獻
總結
思考題
第二篇 基礎部分
第一章 Verilog的基本知識
1.1 硬體描述語言
1.2 VerilogHDL的歷史
1.3 VerilogHDL和VHDL的比較
1.4 Verilog的套用情況和適用的設計
1.5 採用VerilogHDl設計複雜數字電路的優點
1.6 採用硬體描述語言的設計流程簡介
本章小結
思考題
第二章 Verilog語法的基本概念
2.1 Verilog模組的基本概念
2.2 Verilog用於模組的測試
本章小結
思考題
第三章 模組的結構、數據類型和變數、基本的運算符號
3.1 模組的結構
3.2 數據類型及其常量與變數
3.3 運算符及表達式
本章小結
思考題
第四章 運算符、賦值語句與結構
第五章 條件語句、循環語句、塊語句與生成語句
第六章 結構語句、系統任務、函式語句和顯示系統任務
第七章 調試用系統任務和常用編譯預處理語句
第八章 語法概念練習
第三篇 設計和驗證部分
第九章 Verilog HDL模型的不同抽象級別
第十章 編寫和驗證簡單的純相合邏輯模組
第十一章 複雜數字系統的構成
第十二章 同步狀態機的原理、結構和設計
第十三章 設計可綜合狀態機的指導原則
第十四章 深入理解阻塞和非阻塞賦值
第十五章 較複雜時序邏輯電路設計實踐
第十六章 復時序邏輯電路設計實踐
第十七章 簡化的RISC CPU設計
第十八章 虛擬器件、虛擬接口模型、基於平台的設計方法及其在大型數字系統設計中的套用
參考文獻
