基於Verilog HDL與Cadence的數字系統設計技術

《基於VerilogHDL與Cadence的數字系統設計技術》是2013年出版的圖書，作者是解本巨。

基本介紹

• 書名：基於Verilog HDL與Cadence的數字系統設計技術
• 作者：解本巨
• ISBN：9787302314707
• 定價：29.5元
• 出版時間：2013-4-27
• 裝幀：平裝

圖書簡介

本書是以EDA技術設計為出發點，專門針對各大高校信息、自動化、計算機專業在校學生和在公司中初始學習硬體技術的開發人員而編寫的數字系統製版技術材料，主要目的是使讀者克服學習硬體開發技術的困難，使學習硬體技術像學習軟體技術一樣簡單。本書的技術開發以邏輯代數的運算、定理和化簡方法為理論指導，研究原理圖設計方法，引入FPGA的開發軟體Quartus Ⅱ 9.1，在其中利用Verilog HDL設計實現電路常用晶片的開發，可以在不必了解晶片內部工作原理的基礎上，通過程式設計者的硬體行為描述獲得晶片及引腳的相關信息。本書選擇Cadence SPB 16.3作為設計數字系統原理圖和電路板的軟體，用同一個數字系統實例說明設計原理圖和製作電路板的連續過程： 原理圖→網路表→焊盤、封裝、製版→導入網路表→布局→覆銅→布線→後處理→送廠家製版。

本書可以作為嵌入式數字系統開發的基礎技術設計指導書，是硬體製版技術快速入門的絕佳教材，為更多的硬體技術設計愛好者提供了廣闊的空間。

目錄

第1章數字系統設計基礎

1.1邏輯代數

1.1.1邏輯運算

1.1.2邏輯定理與化簡

1.1.3卡諾圖化簡

1.2組合邏輯電路設計

1.2.1組合邏輯電路設計方法

1.2.23線8線解碼器設計

1.2.38路數據選擇器設計

1.2.4七段顯示解碼器設計

1.3時序邏輯電路設計

1.3.1時序電路的描述方法

1.3.2觸發器

1.3.3同步時序邏輯電路設計方法

1.3.4異步時序邏輯電路設計方法

1.3.5十進制加法計數器設計

1.3.6暫存器設計

1.4基於Nios Ⅱ的FPGA技術

1.4.1FPGA簡介和工作原理

1.4.2Nios Ⅱ軟核處理器

第2章硬體描述語言Verilog HDL與集成開發環境

2.1Verilog語言簡介

2.2Verilog HDL語法規則

2.2.1標識符

2.2.2命令語句格式

2.2.3數字值集合

2.2.4變數與數據類型

2.2.5運算符與表達式

2.2.6結構語句

2.3Verilog HDL建模

2.3.1模組結構

2.3.2時延

2.3.33種建模方式

2.3.4模組調用

2.4編輯環境Quartus Ⅱ 9.1與套用

2.4.1Quartus Ⅱ 9.1安裝與編輯環境介紹

2.4.2原理圖繪製

2.4.3使用Verilog語言實現電路設計

2.5Quartus Ⅱ 9.1實現電路輸出仿真

第3章數字系統常用元件及實現

3.1常用分立元件及電路

3.1.1常用分立元件

3.1.2電源電路的實現與設計

3.1.3脈衝時序發生電路設計

3.2組合元件的Verilog設計

3.2.1數據通路的設計

3.2.2運算電路的設計

3.3時序元件的Verilog設計

3.3.1觸發器的設計

3.3.2計數器的設計

3.3.3暫存器的設計

第4章基於Cadence PCB的數字系統原理圖設計

4.1Cadence SPB 16.3安裝與簡介

4.1.1Cadence SPB 16.3破解安裝步驟

4.1.2Cadence SPB 16.3簡介

4.2創建平面元件

4.3原理圖設計

4.3.1繪製原理圖

4.3.2原理圖後續處理

第5章PCB電路板製作

5.1Allegro工作環境配置

5.1.1整體繪圖參數設定

5.1.2顏色的設定

5.1.3格點參數設定

5.1.4子集（層）選項設定

5.1.5盲孔和埋孔的設定

5.1.6自動保存功能設定

5.2焊盤與PCB封裝的建立

5.2.1創建焊盤

5.2.2創建元件封裝符號

5.2.3100進制可逆計數器電路焊盤的設計

5.2.4100進制可逆計數器電路封裝設計

5.3電路板建立與設計規則的設定

5.3.1使用電路板嚮導建立電路板

5.3.2手動建立電路板

5.3.3導入網路表

5.4布局

5.4.1電路板的規劃

5.4.2元件的手工擺放

5.4.3元件的快速擺放

5.4.4生成報告檔案

5.4.5手工布局100進制可逆計數電路板

5.4.6自動布局

5.5覆銅

5.5.1基本概念

5.5.2為平面層建立覆銅區域

5.5.3平面層分割

5.5.4覆銅的編輯操作

5.6布線

5.6.1布線的原則

5.6.2手動布線

5.6.3自動布線

5.6.4扇出布線

5.6.5布線最佳化

第6章電路板加工前的處理工作

6.1PCB後續處理

6.1.1自動測試點的添加與修改

6.1.2重命名元件序號

6.1.3調整文字面

6.2電路板加工前的準備工作

6.2.1設計的可裝配性檢查

6.2.2建立絲印層

6.2.3生成報告檔案

6.2.4建立和查看底片檔案

6.2.5向廠商提供檔案

附錄ACadence元件庫介紹

附錄BDRC檢測常見錯誤

附錄C74系列數字積體電路型號功能表

附錄DCMOS系列數字積體電路型號功能表

參考文獻