Verilog嵌入式數字系統設計教程

簡介

本書通過系統設計的背景來講解數字設計，全面覆蓋了與嵌入式系統設計相關的各個方面，其中各章節不僅講述了邏輯設計本身，還闡述了處理器、存儲器、輸入/輸出接口和實現技術。本書特彆強調在數字系統設計時，除了考慮邏輯設計外，還必須考慮用現實世界的工程方法來實現嵌入式系統的設計存在的許多約束條件和制約因素，諸如電路面積、電路的互連、接口的需求、功耗和速度性能等，重點講解基於硬體描述語言（HDL）的設計和驗證。全書列舉了大量的Verilog例子，通過把數字邏輯作為嵌入式系統設計的一部分進行講解，有效地加深讀者對硬體的理解。

本書可為計算機工程、計算機科學和電子工程學科的學生學習數字設計打下堅實的基礎。

作者簡介

阿申登（Peter J，Ashenden）是阿德萊德太學的副教授靶,Ashenden Design公司的創辦人這是一家專門從事電子設計自動化EDA業務的諮詢公司Ashenden博士一直專心致力於IEEE VHDL標準委員會的工作，並在VHDL語言的進一步發展中，縫續發揮重要作用在2003—2005年期間，他曾擔任IEEE設計自動化標準委員會的主席，該委員會負責管理EDA領域所有IEEE標準的開發和制定，他目前是VHDL，VHDLAMS及羅棗塞塔規範語言Rosetta specification language標準的技術編輯。

圖書目錄

第1章引言和方法學

1.1 數字系統和嵌入式系統

1.2 二進制表示法和電路元件

1.3 實際的電路

1.3.1 積體電路

1.3.2 邏輯電平

1.3.3 靜態負載電平

1.3.4 電容負載和傳播延遲

1.3.5 線路延遲

1.3.6 時序

1.3.7 電源

1.3.8 面積和晶片封裝

1.4 模型

1.5 設計方法學

1.6 全章總結

1.7 進一步閱讀的參考資料

練習題

第2章組合電路基本知識

2.1 布爾函式與布爾代數

2.1.1 布爾函式

2.1.2 布爾代數

2.1.3 布爾方程的Verilog模型

2.2 二進制編碼

2.2.1 使用向量的二進制編碼

2.2.2 位錯誤

2.3 組合元件和積體電路

2.3.1 解碼器和編碼器

2.3.2 多路選擇器

2.3.3 低電平有效邏輯

2.4 組合電路的驗證

2.5 本章總結

2.6 進一步閱讀的參考資料

練習題

第3章數字基礎

3.1 無符號整數

3.1.1 無符號整數的編碼

3.1.2 無符號整數的運算

3.1.3 格雷碼（Gray code）

3.2 有符號整數

Verilog嵌入式數字系統設計教程

基本介紹

簡介

作者簡介

圖書目錄

相關詞條

熱門詞條