多核處理器容錯關鍵技術研究

《多核處理器容錯關鍵技術研究》是依託清華大學，由汪東升擔任項目負責人的面上項目。

基本介紹

• 中文名：多核處理器容錯關鍵技術研究
• 依託單位：清華大學
• 項目負責人：汪東升
• 項目類別：面上項目

項目摘要

隨著積體電路工藝技術不斷進步，單晶片上集成數十億電晶體成為可能。片上多核處理器為有效利用這些電晶體資源提供了一種高效、可擴展的方案。但隨著集成度的不斷提高，可靠性問題成為多核處理器研發和套用重要問題之一。本項目擬通過對處理器可靠性和故障分析，研究多核處理器各級Cache、片上網路（NoC）等關鍵模組故障時的容錯技術。包括：基於組劃分的Cache行級容錯技術;基於網路地址映射的Cache模組級容錯技術;基於最後級Cache（LLC）容量借用的NoC容錯技術，以及支持容錯的可重構NoC架構等關鍵技術。協同利用片上存儲資源、維護片上可快取地址空間完整、實現片上Cache、NoC容錯是本項目研究的關鍵。快取空間的網路映射技術、基於LLC的NoC重構與系統適度降級容錯技術是項目研究的創新所在。因此，項目研究對於提高多核處理器的可靠性和多核套用系統的可用性具有重要的理論和實踐意義。

結題摘要

隨著積體電路工藝技術不斷進步，單晶片上集成數十億電晶體成為可能。片上多核處理器為有效利用這些電晶體資源提供了一種高效、可擴展的方案。但隨著集成度的不斷提高，可靠性問題成為多核處理器研發和套用的重要問題之一。本項目擬通過對處理器可靠性和故障進行研究分析，研究多核處理器各級Cache、片上網路（NoC）等關鍵模組故障時的容錯技術。為解決多核處理器的可靠性問題，本項目從基於組劃分的Cache行（Cache line）級容錯技術、基於網路地址映射的Cache模組級故障容錯技術、基於LLC容量借用的NoC故障容錯技術等方向著手，並提出Cache組管理部件（Cluster Cache Monitor, CCM）、依據貝葉斯決策理論的最優數據源選擇（Optimal Data-Provider Selection, ODPS）、基於數據訪問類型的Cache替換策略（Data access Type Aware Replacement Policy, DTARP）、可擴展地址映射（Scalable Address Mapping, SAM）、片上網路訊息緩衝區（Pull-Off Buffer, POB）等技術具體實現了上述目標。