《多核處理器中非確定性錯誤的調試技術研究》是依託中南大學，由高建良擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：多核處理器中非確定性錯誤的調試技術研究
- 項目類別：青年科學基金項目
- 項目負責人：高建良
- 依託單位：中南大學
項目摘要,結題摘要,
項目摘要
隨著積體電路設計複雜度不斷增加，矽前驗證已經難以保證沒有錯誤進入矽後晶片之中。而在矽後階段調試多核處理器晶片，非確定性錯誤是面臨的重大挑戰之一。本項目針對多核處理器中非確定性錯誤的調試展開如下研究：（1）對多核處理器中導致非確定性錯誤的根源進行深入分析，建立非確定性錯誤模型，並設計多個芯核之間的交叉觸發機制；（2）重點解決對非確定性錯誤進行實時追蹤的關鍵問題，包括追蹤源選擇、傳輸機制和追蹤數據處理，設計在片上網路傳輸功能數據和追蹤數據的方法；（3）研究非確定環境下的重放技術，提出捕獲處理器系統非確定性的方法；（4）提出多核處理器中實現多錯誤容錯調試的方法，採用物理修復和軟體設定的方法保證多個錯誤共存時的調試效果。項目將結合我國龍芯多核處理器，解決非確定性錯誤調試中的若干關鍵問題，研究成果將為多核處理器設計與調試提供理論基礎和技術支持。
結題摘要
在本課題基金資助下，課題組成員按照研究計畫中的研究內容和技術路線進行了三年的研究工作，取得了較好的研究成果，主要研究成果和創新點如下： （1）提出了一種基於分簇的多核晶片並發追蹤調試方法 傳統追蹤技術使用集中式的片上快取，這在處理並發追蹤時容易形成頻寬瓶頸。本課題針對復用片上網路進行實時追蹤調試方法進行研究，首次提出了一種基於分簇思想的並發追蹤方法來解決並發追蹤數據流的傳輸問題。在實現並發追蹤數據流傳輸的同時節省了硬體開銷。 （2）提出了一種基於遺傳算法的並發追蹤快取放置方法 我們針對復用片上網路進行實時追蹤調試方法進行研究，提出了一種多追蹤快取的實時追蹤調試方法，首次同時對追蹤快取數量和追蹤數據傳輸能耗進行最佳化。我們證明了確定範圍的選址問題該問題屬於可以規約為集合覆蓋的NP-hard問題，並採用一種基於遺傳算法的選址機制來處理此問題。 （3）提出了一種基於映射的自調節快取選址算法 針對多組追蹤源實時追蹤的問題，提出了一種映射的自調節快取選址算法。該算法通過多組追蹤源映射的方法簡化快取節點的擇優，並且簇擴張的過程中各節點自調節簇的歸屬，從而在減小快取選址個數的同時平衡傳輸路徑長度，從而降低傳輸能耗。 （4）提出了一種多核晶片中片上網路分級保護設計 各類軟硬體錯誤（如軟錯誤、串擾等）可能導致片上網路的傳輸失敗，這同樣會導致傳輸追蹤調試數據的失敗。我們提出了一種分級保護的片上網路數據傳輸設計，實現對頭片的跳到跳保護和對數據包的端到端保護，提高了保護效率。 相關研究成果發表在多個國內外重要期刊和學術會議上，其中包括本領域重要國際會議IEEE/ACM DATE、國內重要期刊《中國科學：信息科學》和《電子學報》等，還獲得了第八屆全國測試學術會議唯一的最佳論文獎。本項目的研究不僅對大規模數字電路的設計驗證理論有很大的促進作用，同時也將極大的推進調試技術在多核處理器設計驗證中的實際套用。
