《嵌入式多核處理器設計與實現關鍵技術研究》是2019年北京工業大學出版社出版的圖書。
基本介紹
- 中文名:嵌入式多核處理器設計與實現關鍵技術研究
- 作者:侯寧
- 出版社:北京工業大學出版社
- 出版時間:2019年
- 頁數:141 頁
- 開本:16 開
- 裝幀:平裝
- ISBN:9787563963331
《嵌入式多核處理器設計與實現關鍵技術研究》是2019年北京工業大學出版社出版的圖書。
《嵌入式多核處理器設計與實現關鍵技術研究》是2019年北京工業大學出版社出版的圖書。內容簡介合成孔徑雷達(SAR)是一種典型的計算密集型嵌入式套用,並且在軍事、經濟和環境等領域有重要套用價值。《嵌入式多核處理器設計與實現...
《嵌入式多核調度技術與實現》是中國文明出版社出版的圖書,作者是武傳勝。內容簡介 如何充分利用異構多核處理器的異構特性,將單核的套用軟體快速的移植到多核處理器上以及快速地開發基於多核處理器的應用程式是多核處理器套用中面臨的...
《可重構多核處理器設計方法及其關鍵技術研究》是依託廈門大學,由郭東輝擔任項目負責人的面上項目。項目摘要 片上多核處理器(CMP)之間通訊要求其互聯結構具備高的吞吐率和低的延遲特性,同時鑒於CMP晶片將來在嵌入式系統及移動計算中的...
為了充分利用多核技術,套用開發人員需要在程式設計中融入更多思路,但設計流程與對稱多處理(SMP) 系統的設計流程相同,並且單執行緒套用也繼續運行。得益於執行緒技術的套用在多核處理器上運行時將顯示出卓越的性能可擴充性。此類軟體包括多...
Memetic算法是演化計算領域一類新興最佳化技術,可以有效結合特定問題的啟發式知識,獲得較高的求解質量和求解效率。本項目針對當前多處理器嵌入式系統容錯設計中存在的若干關鍵問題,基於Memetic算法思想,從新的角度出發,研究有效的求解方法,...
協同利用片上存儲資源、維護片上可快取地址空間完整、實現片上Cache、NoC容錯是本項目研究的關鍵。快取空間的網路映射技術、基於LLC的NoC重構與系統適度降級容錯技術是項目研究的創新所在。因此,項目研究對於提高多核處理器的可靠性和多核...
《嵌入式多核DSP套用開發與實踐》是2017年3月北京航空航天大學出版社出版的圖書,作者是陳泰紅、肖婧、馮偉。內容簡介 本書從C66x的核心架構、關鍵外設、多核編程等方面進行翔實介紹,同時通過基於CCSV5Simulator軟體仿真以及TMDXEVM6678L...
《面向對象的基三多核處理器體系結構關鍵技術研究》是依託北京理工大學,由石峰擔任項目負責人的面上項目。項目摘要 TriBA(Triplet Based Architecture,基3體系結構)是申請者提出的全新面向計算密集型套用的CMP體系結構,其處理節點硬體直接...
性能評估和最佳化方法進行深入的研究,最終實現多核異步數據觸發微處理器原型。本課題的研究可以為高能量有效性的多核處理器的設計和實現提供堅實的理論和技術基礎,具有重要的理論意義和套用價值。
《微處理器系統結構與嵌入式系統設計(第3版)》有配套的教學課件與教學實驗裝置,並將參考資料和附錄等檔案以二維碼形式呈現在書中。教材特色 1.加強了微處理器系統的組成原理和系統結構等基礎理論 計算機系統結構與組織理論是設計實現...
我們希望依託本項目取得的研究成果能夠指導國產高性能微處理器的研發,並最終套用到國防科學技術大學自主研製的多核處理器中。結題摘要 本項目針對多核處理器存儲系統設計面臨的訪存頻寬有限、執行緒間訪存衝突、套用行為多樣等挑戰,提出了套用...
研究多核微處理器的並行調試技術,對促進並行程式發展、提高多核微處理器和超級計算機系統的實用性具有重要意義。本項目面向多核微處理器體系結構,針對多核系統級軟體和套用級軟體兩類並行程式,深入研究調試支持部件設計方法、記錄/回放的...
為實現在多核處理器上搭建滿足不同關鍵性需求的高效、可靠系統,設計者們通常採用虛擬化技術來對不同子系統的功能進行嚴格的隔離。現有的實時嵌入式系統設計與分析技術,還無法有效地指導設計者在多核平台上採用虛擬化結構框架構建可靠的該...
本研究為設計多核平台中能量有效的混合關鍵度系統提供理論依據、算法和實現技術,有助於提高混合關鍵度系統的可靠性、吞吐量和節省能耗。結題摘要 混合關鍵度系統的節能對於保證系統正確性的同時,提高系統的CPU和記憶體資源利用率並降低能耗...
支持多虛擬機環境的協同設計虛擬機體系結構、高效動態二進制翻譯技術、提高虛擬機執行效率的軟硬體協同設計方法、應用程式目標代碼在多核平台上的並行化方法以及支持虛擬化的異構多核處理器體系結構等,本課題的研究成果能夠為實現基於多核...
8.1 三維堆疊多核處理器體系結構概述 216 8.1.1 三維集成技術與TSV製造 216 8.1.2 三維片上網路 217 8.2 高TSV利用率的三維堆疊片上網路設計 218 8.2.1 TSV共享方法的基本架構 218 8.2.2 三維路由器設計與實現 222 8....
1.1.3 多核處理器所面臨的技術挑戰 1.2 研究現狀 1.2.1 處理器單核體系結構設計技術 1.2.2 處理器單核結構最佳化設計技術 1.2.3 多核互聯通信體系結構設計技術 1.2.4 異步電路與異步處理器設計技術 1.3 研究內容...
並將研究成果融入和實現在驗證工具平台上,所實現的工具和平台將在驗證科學領域達到國際先進水平,在實踐上可以滿足國內低成本設計驗證環境下片上多核處理器矽後驗證的需求,並直接套用於國產片上多核處理器矽後驗證的實踐。
面向數據密集計算,本課題將提出一種基於同步數據觸發機制的高性能低功耗多核處理器體系結構,並深入研究其設計實現關鍵技術,主要包括:計算核心和多核處理器計算模型和虛擬機模型;結構簡單、計算資源利用率高、計算能力強、可擴展性好的...
半形式化的全晶片模擬驗證、矽後驗證輔助技術等理論與關鍵技術,建立高層次、可擴展的片上多核處理器高層次驗證理論方法體系,實現支持片上多核處理器驗證的系列工具原型,有效提高片上多核處理器驗證效率、完備性和可信性,並將研究成果...
本課題將在多核處理器的軟硬體劃分機制、視頻編碼算法的多核映射方法、片上網路架構最佳化技術、多核處理器資源配置、視頻編碼能效最佳化等方面完成關鍵技術突破,形成基於多核處理器、以套用為導向的軟硬體協同設計方法,實現支持算法、標準可...