嵌入式多核處理器設計與實現關鍵技術研究

嵌入式多核處理器設計與實現關鍵技術研究

《嵌入式多核處理器設計與實現關鍵技術研究》是2019年北京工業大學出版社出版的圖書。

基本介紹

  • 中文名:嵌入式多核處理器設計與實現關鍵技術研究
  • 作者:侯寧
  • 出版社:北京工業大學出版社
  • 出版時間:2019年
  • 頁數:141 頁
  • 開本:16 開
  • 裝幀:平裝
  • ISBN:9787563963331
內容簡介,圖書目錄,

內容簡介

合成孔徑雷達(SAR)是一種典型的計算密集型嵌入式套用,並且在軍事、經濟和環境等領域有重要套用價值。《嵌入式多核處理器設計與實現關鍵技術研究》以SAR實時成像套用為例,探索麵向高性能計算領域的多核架構設計方法,重點從架構設計與實現、套用加速設計以及套用映射等方面開展研究工作。針對高性能嵌入式套用對高計算能力的需求,《嵌入式多核處理器設計與實現關鍵技術研究》提出了基於“任務簇”的處理器體系架構模型,並根據該模型設計了一種嵌入式多核處理器架構。通過討論單層結構和層次化結構片上網路(NOC)的通信性能與套用的通信特徵間的關係,《嵌入式多核處理器設計與實現關鍵技術研究》還設計了一種雙層混合結構的多核通信架構,並研究了通信架構中路由器類型的選擇以及路由器體系結構的設計問題。快速傅立葉變換(FFT)是SAR成像套用中的主要運算任務。為加速FFT運算過程,《嵌入式多核處理器設計與實現關鍵技術研究》提出了一種高性能的並行FFT處理架構。針對多核晶片組協同工作問題,《嵌入式多核處理器設計與實現關鍵技術研究》提出了一種面向多核晶片組的任務映射算法,以及一種具有普適性的多核晶片通信方案。後在上述研究成果的基礎上,設計了一款SAR實時成像嵌入式多核原型系統,驗證了《嵌入式多核處理器設計與實現關鍵技術研究》的研究工作。

圖書目錄

第1章 緒論
1.1 研究背景
1.2 相關研究
1.3 本書主要工作
第2章 嵌入式多核處理器體系架構
2.1 總體架構
2.2 多核通信架構
2.3 任務簇架構
2.4 多核同步機制
2.5 小結
第3章 片上網路體系架構設計
3.1 路由器的設計選擇
3.2 支持虛擬電路的包連線電路路由器
3.3 網路報文定義
3.4 資源一網路接口設計
3.5 小結
第4章 無存儲訪問衝突的基2×K並行FFT架構
4.1 FFT算法及VLSI實現
4.2 FFT處理器硬體架構
4.3 基2×K並行FFT架構的無存儲訪問衝突算法
4.4 基2×K並行FFT架構的硬體實現
4.5 與已有並行FFT架構比較
4.6 小結
第5章 SAR實時成像嵌入式多核原型系統
5.1 SAR實時成像嵌入式多核原型系統實現平台
5.2 成像處理器設計
5.3 並行程式設計
5.4 處理板設計
5.5 系統性能測試及成像質量評價
5.6 小結
參考文獻

相關詞條

熱門詞條

聯絡我們