《可重構多核處理器設計方法及其關鍵技術研究》是依託廈門大學,由郭東輝擔任項目負責人的面上項目。
基本介紹
- 中文名:可重構多核處理器設計方法及其關鍵技術研究
- 項目類別:面上項目
- 項目負責人:郭東輝
- 依託單位:廈門大學
《可重構多核處理器設計方法及其關鍵技術研究》是依託廈門大學,由郭東輝擔任項目負責人的面上項目。
《可重構多核處理器設計方法及其關鍵技術研究》是依託廈門大學,由郭東輝擔任項目負責人的面上項目。項目摘要片上多核處理器(CMP)之間通訊要求其互聯結構具備高的吞吐率和低的延遲特性,同時鑒於CMP晶片將來在嵌入式系統及移動計...
《嵌入式多核處理器設計與實現關鍵技術研究》是2019年北京工業大學出版社出版的圖書。內容簡介 合成孔徑雷達(SAR)是一種典型的計算密集型嵌入式套用,並且在軍事、經濟和環境等領域有重要套用價值。《嵌入式多核處理器設計與實現關鍵技術...
《多粒度可重構視覺處理晶片的設計研究與架構最佳化》是依託西安交通大學,由梅魁志擔任項目負責人的面上項目。中文摘要 本項目將從視覺套用算法和視覺處理晶片架構的互動影響出發,針對在移動機器人、目標識別與跟蹤等領域的結構化和圖像檢索/...
(1)片上多核處理器(MPSoC)設計方法及設計技術;(2)面向高速通信的糾錯碼算法及其晶片結構;(3)片上感測器設計;▲ 超大規模積體電路(VLSI)的體系結構、設計方法學研究 NoC(Network on Chip,片上網路)、可重構SoC(System ...
多核系統中所集成的可重構計算研究,通過可重構配置來實現計算任務的靈活處理,並通過配置出的硬體來完成特定的計算任務,提高片上可重構資源的利用效率,改善軟硬體資源的利用方式,擴展了可重構多核處理器結構設計方法,改進了可重構任務...
《混合粒度可重構視覺處理器關鍵技術研究》是依託清華大學,由尹首一擔任項目負責人的面上項目。項目摘要 隨著計算機技術和積體電路技術的發展,基於計算機視覺技術的套用(包括人機互動、虛擬現實、目標識別等)正極大地影響著這人們的生產與...
面向數據密集計算,本課題將提出一種基於同步數據觸發機制的高性能低功耗多核處理器體系結構,並深入研究其設計實現關鍵技術,主要包括:計算內核和多核處理器計算模型和虛擬機模型;結構簡單、計算資源利用率高、計算能力強、可擴展性好的...
協同利用片上存儲資源、維護片上可快取地址空間完整、實現片上Cache、NoC容錯是本項目研究的關鍵。快取空間的網路映射技術、基於LLC的NoC重構與系統適度降級容錯技術是項目研究的創新所在。因此,項目研究對於提高多核處理器的可靠性和多核...
《片上多核處理器驗證理論與關鍵技術》是依託中國人民解放軍國防科技大學,由郭陽擔任項目負責人的重點項目。中文摘要 針對片上多核處理器驗證中設計規模大、驗證效率低、完備性不足、存儲結構與互連網路驗證複雜、矽後驗證困難等突出問題...
《片上多核處理器矽後驗證關鍵技術研究》是依託中國科學院大學,由沈海華擔任項目負責人的面上項目。項目摘要 以片上多核處理器為代表的現代大規模複雜設計都面臨著因各種問題導致的晶片多次流片問題,對處理器矽後驗證提出了巨大的挑戰...
我們希望依託本項目取得的研究成果能夠指導國產高性能微處理器的研發,並最終套用到國防科學技術大學自主研製的多核處理器中。結題摘要 本項目針對多核處理器存儲系統設計面臨的訪存頻寬有限、執行緒間訪存衝突、套用行為多樣等挑戰,提出了套用...
研究多核微處理器的並行調試技術,對促進並行程式發展、提高多核微處理器和超級計算機系統的實用性具有重要意義。本項目面向多核微處理器體系結構,針對多核系統級軟體和套用級軟體兩類並行程式,深入研究調試支持部件設計方法、記錄/回放的...
訪存模式等程式特性為基礎,提出並研究新型粗粒度可重構陣列計算及其相關支持技術,探討新型粗粒度可重構陣列面向特定套用的高效體系結構、針對套用特徵的專用處理單元自動設計方法、增加系統並行性的方法以及程式快速映射算法,使可重構陣列計算...
本課題將在多核處理器的軟硬體劃分機制、視頻編碼算法的多核映射方法、片上網路架構最佳化技術、多核處理器資源配置、視頻編碼能效最佳化等方面完成關鍵技術突破,形成基於多核處理器、以套用為導向的軟硬體協同設計方法,實現支持算法、標準可...
支持多虛擬機環境的協同設計虛擬機體系結構、高效動態二進制翻譯技術、提高虛擬機執行效率的軟硬體協同設計方法、應用程式目標代碼在多核平台上的並行化方法以及支持虛擬化的異構多核處理器體系結構等,本課題的研究成果能夠為實現基於多核...
從2001年起,作為骨幹研究人員參與了龍芯1號和龍芯2號CPU晶片體系結構設計工作。作為項目負責人,圍繞微處理器晶片體系結構關鍵技術,開展套用基礎研究。(1)973項目子課題“可重構片上並行體系結構”。(2)國家自然科學基金項目“可擴展...
從邏輯電路的可測試性體系結構以及存儲器電路的自測試方面論述多核處理器的可測試性設計方法;從新型三維堆疊架構以及異構數據中心繫統層面論述多核處理器的能效提升方法;並以中國科學院計算技術研究所自主研發的DPU-M多核處理器為例,...
作為主要研究人員參與了“可重構多核處理器設計方法及其關鍵技術研究”,“實時嵌入式系統的不確定性分析與測試方法研究”等國家自然科學基金科研項目研究。硬體加速項目(共有多個子項目),廈門美亞柏科資訊科技有限公司。Holtek C Compiler...
通過研究新型高性能計算機的體系結構,面向新型體系結構的模擬仿真、作業系統、套用建模和最佳化技術,高端處理器的微體系結構,跨平台多系統虛擬化技術、大規模片上多核並行處理器設計方法、可擴展可重構處理器設計方法,並行程式設計模型、語言...