多核微處理器並行調試技術研究

《多核微處理器並行調試技術研究》是依託中國人民解放軍國防科技大學，由郭御風擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：多核微處理器並行調試技術研究
• 項目類別：青年科學基金項目
• 項目負責人：郭御風
• 依託單位：中國人民解放軍國防科技大學

中文摘要

微處理器發展已經進入了多核時代。多核微處理器豐富的計算資源和不斷增強的執行緒級並行能力與並行程式開發和調試困難間的矛盾日益突出。研究多核微處理器的並行調試技術，對促進並行程式發展、提高多核微處理器和超級計算機系統的實用性具有重要意義。本項目面向多核微處理器體系結構，針對多核系統級軟體和套用級軟體兩類並行程式，深入研究調試支持部件設計方法、記錄/回放的輔助調試手段、多核調試系統結構等多方面問題。從非侵入式混合態調試方法、軟硬體協同控制的並行程式執行路徑遍歷方法和獨立多維環路結構的多核調試系統三個關鍵技術切入，對多核微處理器並行調試提出了有效的解決方案。同時設計支持以上調試環境驗證的模擬器，對我們提出的解決方案進行驗證和評測。我們希望依託本項目取得的研究成果能夠指導國產高性能微處理器的研發，並最終套用到國防科學技術大學自主研製的多核處理器中

結題摘要

本項目針對多核處理器上並行程式難於調試和故障難於重現等調試相關問題，基於多核體系結構和片上網路NoC（Network of Chip）技術，提出了一種面向多核處理器的調試系統架構，該調試系統結構獨立於功能邏輯且支持非侵入式的調試和動態的調試信號頻寬平衡。基於該調試系統架構，提出了一種處理器確定性執行技術，支持並行程式的確定性執行，對構建確定性的並行程式執行環境具有重要意義。本項目按照計畫完成了全部研究工作。本項目在多核處理器調試系統結構、確定性執行技術、處理器狀態重構方法等方面展開了深入研究，並取得了以下研究成果：（1）提出了一種支持多級非侵入式調試的動態頻寬平衡的調試系統架構。該調試系統架構獨立於處理器功能邏輯，支持實時調試數據傳輸頻寬的動態分配，保證調試數據記錄的均衡性，便於故障信息分析。該調試系統架構硬體資源占用少，易於物理實現。（2）提出了一種面向存儲系統的可單步調試確定性執行技術。針對DDR存儲接口由於時鐘不能停頓造成無法單步調試的問題，提出了一種面向存儲系統的可單步調試且具有確定性執行特徵的設計方法，實現並行程式的確定性執行。（3）提出了一種面向硬體仿真加速器的高速IO接口確定性執行方法。處理器IO接口操作具有不確定性，導致仿真加速器的仿真過程具有不確定性，錯誤難以復現和定位。本課題設計了一種具有確定性特徵的高速串列接口轉換橋，解決了帶有高速IO接口的硬體仿真運行時的不確定性問題。對於矽前驗證並行程式性能、調試並行程式具有重要意義。（4）基於DFT邏輯的處理器狀態重構技術。本課題提出了一套高效的在硬體仿真器中重構矽片執行狀態的方法，協助矽片調試和軟體調試，儘快定位晶片軟硬體故障。項目研究期間，發表學術論文9篇，EI檢索5篇；專著1部；申請發明專利9篇；培養畢業博士研究生1人、碩士研究生3人。本項目的研究成果已成功套用於國防科學技術大學計算機學院自主研製的高性能多核處理器中。