低功耗設計(design for low power)是2018年公布的計算機科學技術名詞。
基本介紹
- 中文名:低功耗設計
- 外文名:design for low power
- 所屬學科:計算機科學技術
- 公布時間:2018年
低功耗設計(design for low power)是2018年公布的計算機科學技術名詞。
低功耗設計(design for low power)是2018年公布的計算機科學技術名詞。定義從系統、結構、電路、工藝等方面著手,在滿足功能、性能要求的前提下,儘量降低積體電路能耗的設計方法。出處《計算機科學技術名詞 ...
在嵌入式系統的設計中,低功耗設計(Low-Power Design)是許多設計人員必須面對的問題,其原因在於嵌入式系統被廣泛套用於攜帶型和移動性較強的產品中去,而這些產品不是一直都有充足的電源供應,往往是靠電池來供電,所以設計人員從每一...
1.3降低外圍器件的功耗 1.3.1SDRAM 1.3.2NOR Flash 1.3.3RS232C接口 1.3.4乙太網接口 1.4選擇低功耗的電源供給電路 1.4.1線性穩壓電路 1.4.2DCDC電路 1.5軟體低功耗設計 1.5.1編譯最佳化 1.5.2指令排序 1.5.3...
《嵌入式軟體低功耗設計關鍵技術研究》是依託四川大學,由郭兵擔任項目負責人的面上項目。項目摘要 在目前全球倡導低碳經濟的背景下,嵌入式系統的功耗是一個日益引起人們關注的熱點問題,其中嵌入式軟體低功耗設計是眾多嵌入式套用的重要支撐...
《低功耗設計精解》主要內容包括:納米電晶體和模型及功耗和能耗基礎 設計階段功耗最佳化——電路層技術,架構,算法和系統 設計階段功耗最佳化——互聯和時鐘,存儲器 待機功耗最佳化——電路與系統,存儲器 動態運行功耗最佳化——電路與系統 超...
《低功耗CMOS電路設計》是2011年科學出版社出版的圖書,作者christian Piguet。本書內容著重敘述低功耗電路設計。內容簡介 《低功耗CMOS電路設計》第一部分概述低功耗電子技術和深亞微米下體矽sOI技術的進展、CMOS納米技術中的漏電流及光互連...
《低功耗數字積體電路的設計理論》是吳訓威為項目負責人,寧波大學為依託單位的面上項目。科研成果 項目摘要 對電路中的信號行為進行多值描述,由此建立了分析電路中開關活動性及電路動態功耗的數學工具,並發展了相應於序列輸入與機率輸入...
《實用低功耗設計》是2003年人民郵電出版社出版的圖書,作者是吳少軍。內容介紹 本書從實用角度出發,全面、深入地闡述了低功耗電路設計的原理、常用器件、套用電 路、套用技巧及其構成的典型低功耗系統。全書主要內容包括:低功耗電路設計的...
《基於STT-MRAM的三維片上多核系統快取低功耗設計方法研究》是依託北京航空航天大學,由成元慶擔任項目負責人的青年科學基金項目。項目摘要 根據摩爾定律,電晶體集成密度約每兩年翻一番。高集成度使得功耗成為片上多核系統設計人員面臨的...
提出了單軌多下拉電流模等多種新型電路架構,並採用不同電路結構,多種低功耗技術,例如近閾值等實現RM邏輯電路的低功耗設計方法和RM標準單元實現方法。提出了面向主流EDA工具的RM邏輯低功耗標準單元建庫策略,構建了多種低功耗同或/異或、...
低密度奇偶校驗碼(low density parity check code)解碼的低功耗設計是現代通信特別是多媒體通信的迫切需求。LDPC碼性能優越,易於實現,在現代通信系統中套用廣泛。但是LDPC解碼功耗很大,無法滿足移動終端的低功耗要求。雖然已經有很多低...
《低功耗集成多級放大器的設計研究》是依託北京工業大學,由彭曉宏擔任項目負責人的面上項目。項目摘要 高增益運算放大器是模擬積體電路的核心模組,是用以實現大多數複雜模擬電路功能的基礎。由於工藝尺寸不斷減小和低電壓供電兩種趨勢導致了...
《SOC低功耗電路與系統設計方法》是依託清華大學,由楊華中擔任項目負責人的重大研究計畫。項目摘要 本項目研究SOC的低功耗系統結構,基於數據驅動的系統及功耗管理方法,低功耗的數字單元電路、模擬擬電路、射頻電路,降低泄漏電流的方法,...
課題首先研究面向時鐘分布的布局算法,在保證傳統布局最佳化目標情況下,按照時鐘設計需求,對時鐘節點物理分布進行最佳化。在此基礎上,進一步考慮時鐘設計中緩衝器/門控單元規劃和工藝變化,提高算法的適應性和健壯性。以低功耗為目標,在布局中...
《基於集群OFDM的低功耗電力線通信收發端設計》是依託鄭州大學,由全智擔任項目負責人的青年科學基金項目。項目摘要 智慧型電網中最佳通信方式的選擇問題是最近研究的熱點。其中一個受廣泛關注的通信技術就是電力線通信(Power Line ...
CMOS電路中,有三部分功耗來源,即P=P+P+P。其中P是一個CMOS電路的總功耗,P是開關功耗,大小取決於負載電容的充放電;P是漏電功耗。截至2011年5月,晶片中最主要的功耗是開關功耗,但是隨著低閾值電壓技術在低功耗設計中的套用,...
《納米FPGA的低功耗設計》是2009年Morgan Kaufmann出版的圖書。內容簡介 Low-Power Design of Nanometer FPGAs Architecture and EDA is an invaluable reference for researchers and practicing engineers concerned with power-efficient, ...
低功耗超高速動態邏輯與運算電路,以及在結構、電路、器件的各個層面上的低功耗設計技術;第三部分主要針對CAD設計工具及低功耗設計流程進行闡述。圖書目錄 第1部分 概述 第2部分 低功耗電路 第3部分 低功耗設計的CAD工具 ...
《超低功耗同步圖像感測壓縮晶片設計理論研究》是依託天津大學,由徐江濤擔任項目負責人的青年科學基金項目。項目摘要 圖像信息感測無線化趨勢日益明顯,功耗是其發展的主要瓶頸。傳統CMOS圖像感測和信號處理架構遠遠不能滿足要求,這對超低...
《低功耗III-V族非對稱型MOSFET器件設計與可靠性研究》是依託浙江大學,由莫炯炯擔任項目負責人的青年科學基金項目。項目摘要 隨著現代電子技術的飛速發展,傳統的矽基CMOS積體電路在遵循摩爾定律時將面臨功耗的瓶頸。為解決器件及晶片的功耗...
《低功耗高速逐次逼近型模數轉換器關鍵設計技術研究》是依託西安電子科技大學,由梁宇華擔任項目負責人的青年科學基金項目。中文摘要 本項目將基於納米級標準CMOS工藝,對最佳化高速中等精度逐次逼近型模數轉換器數據轉換率的關鍵技術進行系統研究...
1.5.2 模擬電路低功耗設計技術 第2章 CMOS模擬射頻電路中的功耗考慮 2.1 功耗來源 2.1.1 動態轉換功耗 2.1.2 漏電流功耗 2.1.3 短路電流功耗 2.1.4 靜態偏置功耗 2.2 功耗的限制 2.2.1 基本的限制因素 2.2.2 實際...
《40納米工藝MOSFET器件毫米波建模和低功耗電路設計》是依託華東師範大學,由高建軍擔任項目負責人的面上項目。項目摘要 器件模型是進行積體電路分析和設計的基礎,準確的器件模型對於提高積體電路設計成功率、縮短研製周期非常關鍵,積體電路...
《基於混沌系統的低功耗真隨機數發生器設計方法研究》是依託清華大學,由陳弘毅擔任項目負責人的專項基金項目。項目摘要 真隨機數發生器是密碼學套用中常用的組件之一。隨著信息安全需求的不斷增加,大量的套用希望在積體電路中實現真隨機數...
《基於多電壓的低功耗SoC設計方法》是夏銀水為項目負責人,寧波大學為依託單位的專項基金項目。科研成果 項目摘要 功耗已成為SOC設計中重要的指標之一。最佳化SOC的供電電壓是降低其功耗最有效的手段。本項目從物理級開展SOC的多供電網路的研究...
為了提高這些攜帶型電子產品的待機時間,降低FIR濾波器的功耗變得尤為重要。現有的低功耗FIR濾波器設計研究主要集中於如何降低濾波器硬體實現所需的加法器個數。 然而,濾波器的功耗不僅與加法器的數目相關而且與加法器的邏輯深度也非常相關...
一般來說,低功率系統必須面對與低功耗有關的額外性能限制,而系統設計都將功耗作為其中的一項重要性能指標。半導體工藝和電路結構的發展為元器件性能帶來巨大進步,同時也帶來功耗問題。許多情況下要平衡性能與功耗的關係非常困難,但利用適當...
3) 超深亞微米(VDSM) 、納米積體電路的設計理論和技術。SoC設計的關鍵技術 SoC關鍵技術主要包括匯流排架構技術、IP核可復用技術、軟硬體協同設計技術、SoC驗證技術、可測性設計技術、低功耗設計技術、超深亞微米電路實現技術,並且包含做...
該產品採用高性能的工業級ZigBee方案,提供SMT與DIP接口,可直接連線TTL接口設備,實現數據透明傳輸功能;低功耗設計,最低功耗小於1mA;提供6路I/O,可實現數字量輸入輸出、脈衝輸出;其中有3路I/O還可實現模擬量採集、脈衝計數等功能...