低功耗數字積體電路的設計理論

《低功耗數字積體電路的設計理論》是吳訓威為項目負責人，寧波大學為依託單位的面上項目。

基本介紹

• 中文名：低功耗數字積體電路的設計理論
• 項目類別：面上項目
• 項目負責人：吳訓威
• 依託單位：寧波大學

科研成果

序號	標題	類型	作者
1	行為序列及其於多值邏輯的產生技術	期刊論文	盧仰堅,吳訓威|
2	Multi-code state assignm,ent for low power circuit design,IEE Proceedings	期刊論文	吳訓威,M.Pedram,L.Wang|
3	基於串聯門的三值低功耗ECL門電路	期刊論文	張迎,章專,吳訓威|
4	CMOS電路的功耗分析及其於PSPICE模擬的功耗估計	期刊論文	吳訓威,韋健|
5	時鐘信號競爭型三值CMOS邊沿觸發器	期刊論文	吳訓威,韋健,汪鵬君|
6	功耗估計中的多值行為幾率算法	期刊論文	吳訓威,盛法生,M.Pedram|
7	維持阻塞觸發器設計原理新解	期刊論文	吳訓威,韋健|
8	Novel CMOS edge-triggered flip-flop using one latch	期刊論文	吳訓威,韋健|
9	三值DYL電路中的雙邊沿觸發器	期刊論文	周選昌,吳訓威|
10	propagation algorithm of behavior probability in power estimation based on multiple-valued logic	期刊論文	吳訓砘,M.Pedram|
11	Synchronous derived clock and synthesis of low power sequential circuits	期刊論文	吳訓威,Q.Wu|
12	Low-power design on sequential circuits using T flip-flops	期刊論文	吳訓威，M.Pedram|
13	基於冗餘抑制的低功耗優先編碼器	期刊論文	盧仰堅,吳訓威|
14	絕熱開關的工作特性及其能耗分析	期刊論文	杭國強,吳訓威|
15	基於多β電晶體的的無參考電平開關電路	期刊論文	周選昌,吳訓威|
16	基於多β電晶體的雙邊沿觸發器及其套用	期刊論文	周選昌,吳訓威|
17	CMOS可預置雙邊沿觸發器的開關級設計及其套用	期刊論文	吳訓威,盧仰堅|
18	低功耗雙邊沿觸發器的邏輯設計	期刊論文	吳訓威,韋健|
19	Clock-gating and its application to low power design of sequential circuits	期刊論文	Q.Wu,M.Pedram,吳訓威|
20	Power estimation in CMOS circuits based on nultiple valued logic	期刊論文	吳訓威，陳邦媛，M.Pedram|

項目摘要

對電路中的信號行為進行多值描述，由此建立了分析電路中開關活動性及電路動態功耗的數學工具，並發展了相應於序列輸入與機率輸入等二種功耗估計技術。系統研究數字系統中的各類冗餘現象，提出了抑制冗餘的各種機構，並全面研究了適用於時序電路與組合電路的冗餘抑制技術，實驗證明能有效節省功耗。其中有：雙邊沿觸發器的門級設計與開關級設計；時鐘門控技術；時序電路的冗餘態抑制技術；基於有權信號的冗餘抑制技術，等等。此外，還發展了利用開關級設計簡化電路的技術，並提出了只含一個閂鎖的觸發器設計。最後研發了一種採用交流源的CMOS電路和（並已單獨立項）。本項目發表32篇論文及2篇學位論文，其中含12篇SCI、EI索引的論文。