《可逆邏輯電路綜合及可測性設計技術》中分析了可逆電路的工作特點、綜合最佳化及其性能分析等問題，以矩陣模型和符號代數作為理論基礎，提出了一種符號綜合方法；《可逆邏輯電路綜合及可測性設計技術》研究了可逆電路的時延分析問題，針對串擾對電路的時延帶來的影響，探討了串擾時延的計算方法，進一步在考慮面積、時延、串擾等條件約束下利用成本函式來指導綜合過程。
基本介紹
- 中文名：可逆邏輯電路綜合及可測性設計技術
- 出版社：黑龍江大學出版社
- 頁數：319頁
- 開本：32
- 作者：胡靖
- 出版日期：2014年1月1日
- 語種：簡體中文
- ISBN：7811295024
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
《可逆邏輯電路綜合及可測性設計技術》由黑龍江大學出版社出版。
作者簡介
胡靖，工學博士，副教授。2008年畢業於哈爾濱工程大學計算機科學與技術學院計算機套用專業，獲工學博士學位。2009年開始在黑龍江大學電子工程學院積體電路專業任教，主要從事低功耗積體電路設計技術、電子設計自動化技術的科研和教學工作。
圖書目錄
第1章概述
1.1積體電路技術的發展和研究目標
1.1.1積體電路發展帶來的挑戰
1.1.2研究意義和研究目標
1.2國內外的研究現狀
1.2.1低功耗電路結構
1.2.2低功耗性能分析
1.3本書的研究內容
第2章積體電路低功耗設計概述
2.1積體電路功耗的組成
2.2積體電路低功耗設計方法
2.2.1積體電路的功耗分析
2.2.2低功耗設計方法
2.2.3不同層次的低功耗設計技術
2.3本章小結
第3章可逆邏輯電路
3.1引言
3.2可逆
3.3可逆邏輯門
3.3.1NOT邏輯門
3.3.2CNOT邏輯門
3.3.3（2—bit）Toffoli邏輯門
3.3.4（m—bit）Tbffoli邏輯門
3.3.5交換門
3.3.6控制交換門
3.4本章小結
第4章可逆電路的符號綜合方法
4.1引言
4.2不可逆邏輯的可逆化
4.3模板匹配法
4.4符號綜合方法
4.4.1數學模型
4.4.2符號代數方法
4.4.3縮減時延
4.4.4成本函式
4.4.5減少垃圾線
4.4.6算法描述
4.4.7實驗結果
4.5本章小結
第5章考慮串擾的可逆電路綜合
5.1引言
5.2串擾時延模型
5.2.1串擾計算
5.2.2串擾時延模型
5.3交換線間排列
5.4成本函式CF的確定
5.5綜合算法
5.6實驗結果
5.7本章小結
第6章工藝參數變動下可逆電路的時延和漏功耗分析
6.1引言
6.2工藝參數變動下的時延分析
6.2.1加法ADD操作
6.2.2取最大值MAX操作
6.3工藝參數變動下的漏功耗分析
6.4實驗結果
6.5本章小結
第7章工藝參數變動下可逆電路的層次化性能分析
7.1引言
7.2層次模型
7.3物理級和邏輯級的詳細分析
7.4層次化性能分析
7.4.1層次化方差分析
7.4.2CH（相關係數一海森矩陣）參數約簡方法
7.5探索時空參數下的高次模型擬合
7.5.1時空參數分析
7.5.2空間參數分析
7.6實驗結果
7.7本章小結
第8章可逆電路的測試綜合方法
8.1引言
8.2經典電路的測試技術
8.2.1故障類型及建模
8.2.2故障模擬
8.2.3自動測試向量生成方法
8.2.4掃描設計
8.3可逆邏輯電路的可測性設計方法
8.3.1可測性可逆邏輯的基本概念
8.3.2構造可逆電路可測性實現的分析算法
8.3.3實驗結果
8.4內建自測試
8.4.1偽隨機序列生成電路
8.4.2LF—R序列與反饋多項式的關係
8.4.3LFSR序列特性
8.4.4偽隨機序列電路的設計
8.5本章小結
結語
附錄
附錄1術語表
附錄2Grobner基
附錄3典型的可逆電路綜合算法
附錄4實驗所用到的部分可逆電路
參考文獻
後記
1.1積體電路技術的發展和研究目標
1.1.1積體電路發展帶來的挑戰
1.1.2研究意義和研究目標
1.2國內外的研究現狀
1.2.1低功耗電路結構
1.2.2低功耗性能分析
1.3本書的研究內容
第2章積體電路低功耗設計概述
2.1積體電路功耗的組成
2.2積體電路低功耗設計方法
2.2.1積體電路的功耗分析
2.2.2低功耗設計方法
2.2.3不同層次的低功耗設計技術
2.3本章小結
第3章可逆邏輯電路
3.1引言
3.2可逆
3.3可逆邏輯門
3.3.1NOT邏輯門
3.3.2CNOT邏輯門
3.3.3（2—bit）Toffoli邏輯門
3.3.4（m—bit）Tbffoli邏輯門
3.3.5交換門
3.3.6控制交換門
3.4本章小結
第4章可逆電路的符號綜合方法
4.1引言
4.2不可逆邏輯的可逆化
4.3模板匹配法
4.4符號綜合方法
4.4.1數學模型
4.4.2符號代數方法
4.4.3縮減時延
4.4.4成本函式
4.4.5減少垃圾線
4.4.6算法描述
4.4.7實驗結果
4.5本章小結
第5章考慮串擾的可逆電路綜合
5.1引言
5.2串擾時延模型
5.2.1串擾計算
5.2.2串擾時延模型
5.3交換線間排列
5.4成本函式CF的確定
5.5綜合算法
5.6實驗結果
5.7本章小結
第6章工藝參數變動下可逆電路的時延和漏功耗分析
6.1引言
6.2工藝參數變動下的時延分析
6.2.1加法ADD操作
6.2.2取最大值MAX操作
6.3工藝參數變動下的漏功耗分析
6.4實驗結果
6.5本章小結
第7章工藝參數變動下可逆電路的層次化性能分析
7.1引言
7.2層次模型
7.3物理級和邏輯級的詳細分析
7.4層次化性能分析
7.4.1層次化方差分析
7.4.2CH（相關係數一海森矩陣）參數約簡方法
7.5探索時空參數下的高次模型擬合
7.5.1時空參數分析
7.5.2空間參數分析
7.6實驗結果
7.7本章小結
第8章可逆電路的測試綜合方法
8.1引言
8.2經典電路的測試技術
8.2.1故障類型及建模
8.2.2故障模擬
8.2.3自動測試向量生成方法
8.2.4掃描設計
8.3可逆邏輯電路的可測性設計方法
8.3.1可測性可逆邏輯的基本概念
8.3.2構造可逆電路可測性實現的分析算法
8.3.3實驗結果
8.4內建自測試
8.4.1偽隨機序列生成電路
8.4.2LF—R序列與反饋多項式的關係
8.4.3LFSR序列特性
8.4.4偽隨機序列電路的設計
8.5本章小結
結語
附錄
附錄1術語表
附錄2Grobner基
附錄3典型的可逆電路綜合算法
附錄4實驗所用到的部分可逆電路
參考文獻
後記
