ASIC設計理論與實踐——RTL驗證、綜合與版圖設計

內容簡介

本書主要介紹了數字積體電路的設計理論與實踐方法，通過一個完整的CPU電路RTL級驗證、綜合及版圖設計，讓讀者系統、全面地了解ASIC設計流程。本書主要內容包括：ASIC設計方法概述、設計流程及各階段用到的設計仿真工具；Verilog HDL基礎語法及測試程式建模方法概述；ASIC設計實驗環境搭建；CPU基本原理、相關指令系統及對應的功能實現；RTL級設計及仿真、電路綜合以及版圖設計等各層次概念及物理意義等。

本書內容翔實，圖文並茂，由淺入深地介紹了數字積體電路的設計方法與流程，以ASIC理論、CPU基本理論為支撐，結合Verilog HDL語法基礎，用“實驗+驗證”的實例方式講解ASIC設計各階段流程，使讀者能快速上手，並且為以後的ASIC設計打下堅實的基礎。本書設計實例基於Synopsys公司的相關EDA工具。

本書可作為高等院校電子科學與技術、電子信息科學與技術、計算機科學與技術、通信工程等專業的本科生或研究生教材，也可作為相關專業教師或設計工程師的學習參考資料。

圖書目錄

第 1章 ASIC概述 1

1.1　ASIC概念　2

1.2　ASIC設計方法　3

1.3　ASIC設計流程　4

1.3.1　設計需求分析　4

1.3.2　模組設計及驗證　5

1.3.3　邏輯綜合及驗證　6

1.3.4　版圖設計　6

1.3.5　參數提取與靜態時序分析　6

1.3.6　物理驗證　7

1.4　積體電路設計工具　7

1.4.1　EDA公司簡介　7

1.4.2　設計流程各階段所用工具　8

1.5　全書架構　10

第　2章 Verilog HDL基礎及實驗環境　11

2.1　Verilog HDL硬體描述語言　11

2.1.1　Verilog HDL語法基礎　12

2.1.2　Verilog HDL模組設計　24

2.1.3　Verilog HDL測試程式建模方法　33

2.1.4　Verilog HDL的編寫技巧　38

2.2　ASIC設計工具運行環境　40

2.2.1　Linux組成結構　40

2.2.2　環境變數設定　43

2.2.3　Linux相關命令　45

第3章　中央處理器　48

3.1　CPU概述　48

3.2　CPU的指令系統　49

3.2.1　指令的基本格式　49

3.2.2　指令分類　50

3.2.3　定址方式　52

3.2.4　指令周期　54

3.3　CPU的功能實現　55

3.3.1　存儲器　55

3.3.2　程式計數器　55

ASIC設計理論與實踐——RTL驗證、綜合與版圖設計

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條