基於雙邏輯的低功耗IP核設計基礎理論與關鍵技術

《基於雙邏輯的低功耗IP核設計基礎理論與關鍵技術》是夏銀水為項目負責人，寧波大學為依託單位的重點項目。

基本介紹

• 中文名：基於雙邏輯的低功耗IP核設計基礎理論與關鍵技術
• 項目類別：重點項目
• 項目負責人：夏銀水
• 依託單位：寧波大學

項目摘要

基於IP核設計已成為當今SoC設計的主流方法。IP核是我國積體電路產業實現跨越式發展的重要機遇。本項目從邏輯級、電路級和物理級研究基於雙邏輯的低功耗IP核設計理論和關鍵技術。通過研究邏輯函式適合實現邏輯的判斷方法,雙邏輯的功耗估計和最佳化以及邏輯函式的劃分和邏輯顆粒的劃分,建立基於雙邏輯的功耗綜合與最佳化的基礎理論與關鍵技術；通過電路級雙邏輯低功耗單元設計，建立包含雙邏輯複合門的低功耗單元庫；發展雙邏輯工藝映射理論與方法；研究時序約束下的電壓島構建和面向功耗最佳化的多電壓分配等方法，提出基於多電壓的低功耗IP核的物理實現方法；將提出的關鍵技術套用於典型IP固核和硬核的低功耗設計，並在所構建的基於雙邏輯的低功耗IP核的測試驗證平台上加以驗證。項目的研究成果，對於豐富IP核設計理論與方法，發展低功耗IP核設計技術，使我國積體電路工業儘快趕上國際先進水平具有重要意義。

結題摘要

基於IP核設計已成為當今SoC設計的主流方法。SOC的低功耗本質上是IP核的低功耗，本項目從邏輯級、電路級和物理級來研究基於雙邏輯的低功耗IP核設計方法和關鍵技術。開展了邏輯函式適合雙邏輯實現的邏輯探測與劃分方法的研究，提出了基於不相交乘積項和多數覆蓋的雙邏輯探測和劃分算法，提出了基於多數覆蓋和乘積項位操作相結合的混合極性RM邏輯綜合方法, 建立了三級（three-level）結構的電路實現框架。開展了基於雙邏輯的綜合和映射方法的研究，實現了基於預編譯庫的邏輯綜合算法；提出了低時間複雜度的準NPN形式對函式進行分類和儲存的算法，基於真值表和協函式特徵（cofactor signature）的混合規範形式的函式表達方法，提出了時延驅動的基於邏輯複製和緩衝器插入的邏輯等效變換算法；提出了面向商用主流DC和Encounter工具的RM邏輯低功耗標準單元建庫策略，構建了基於混合邏輯、電流模邏輯、能量恢復型邏輯的多種低功耗RM標準單元，獲得了映射工具進行雙邏輯實現的干預方法。 提出了單軌多下拉電流模等多種新型電路架構，並採用不同電路結構，多種低功耗技術，例如近閾值等實現RM邏輯電路的低功耗設計方法和RM標準單元實現方法。提出了面向主流EDA工具的RM邏輯低功耗標準單元建庫策略，構建了多種低功耗同或/異或、三輸入和四輸入多種低功耗RM複合門標準單元，並創建了雙邏輯標準單元庫。 開展了基於多電壓的低功耗IP核物理級最佳化研究，提出了基於非矩形電壓島和非隨機算法的電壓島最佳化生成方法，基於彈簧模型的電源引腳分配方法，基於模組電流密度的增量式電源網路拓撲最佳化方法，實現了在時序約束下預插入虛擬電平移位器和結合物理信息反饋的多電壓分配布圖算法。建立了雙邏輯的低功耗庫和基於雙邏輯的低功耗IP核綜合和最佳化平台。設計了低功耗AND/XOR門、三輸入XOR門等單元，可重構的IP核，並進行了流片驗證。 項目的研究成果，對於豐富IP核設計理論與方法，推動和發展低功耗IP核設計，使我國積體電路工業儘快趕上國際先進水平具有重要意義。