CMOS積體電路近閾值設計理論和關鍵技術研究

《CMOS積體電路近閾值設計理論和關鍵技術研究》是胡建平為項目負責人，寧波大學為依託單位的面上項目。

基本介紹

• 中文名：CMOS積體電路近閾值設計理論和關鍵技術研究
• 項目類別：面上項目
• 項目負責人：胡建平
• 依託單位：寧波大學

項目摘要

針對數字套用系統對高速、低功耗設計的強烈需求以及目前納米級CMOS積體電路功耗急劇增大的趨勢，本項目通過建立MOS器件和近閾值電路的理論分析模型，開展CMOS電壓模電路和高速電流模的近閾值設計理論與方法的研究，探索邏輯電路的近閾值新結構，並套用於典型功能電路的低功耗設計。..近閾值電路的電晶體工作在中等反型狀態，有別於傳統CMOS電壓模電路和電流模電路的強反型狀態，也不同於亞閾值電路的弱反型狀態。當前，MOS器件和邏輯電路的近閾值電路理論分析模型建立方法、CMOS電壓模電路和電流模電路的近閾值設計理論與方法、近閾值新型電路結構等開拓性和系統性的研究尚處於空白。因此，本項目的開展將完善積體電路設計理論和方法，具有重要的學術意義和套用價值。

結題摘要

隨著積體電路工藝尺寸的縮小、晶片規模增大和工作頻率提高，以及漏功耗的指數增長，使得晶片功耗急速增大。功耗的增大將引起器件的可靠性降低並導致晶片穩定性下降，也給晶片的散熱和封裝帶來困難。此外，隨著生物晶片、感測網、掌上型電腦、智慧型手機等技術的高速發展，迫切需要這類依靠電池工作的晶片在保證合理工作速度的同時，減小晶片延長電池續航時間。功耗已經成為積體電路繼續發展所面臨的最嚴峻的挑戰之一。 項目針對積體電路發展的低功耗需求，通過建立MOS器件和近閾值電路的理論分析模型，開展CMOS高速電流模和電壓模電路的近閾值設計理論與方法的研究，探索邏輯電路的近閾值新結構，並套用於典型的功能電路中。 項目探索了MOS器件的近閾值特性，建立了MOS器件近閾值理論分析模型。通過對近閾值建模方法的研究，獲得了若干典型邏輯電路的近閾值電路模型。探索了電壓模和電流模邏輯電路的近閾值設計方法，建立了近閾值的基本設計理論。提出了近閾值電流模邏輯電路的靜態功耗抑制休眠技術，以及基本單軌電流模邏輯、基於傳輸管邏輯的單軌電流模邏輯、多下拉賦值電流模邏輯等電路新結構。項目構建了多種近閾值電壓模電路新結構，包括混合傳輸管邏輯、CAL-CPL絕熱邏輯、單軌絕熱電路邏輯、鐘控單軌絕熱邏輯。通過一定規模的組合邏輯電路、時序電路和存儲器設計，進行了近閾值設計技術在組合、時序、存儲器等模組套用的驗證工作。項目成果對完善積體電路設計理論和方法，具有一定的科學意義。