《納米CMOS工藝超低功耗SRAM和抗輻射SRAM設計關鍵技術研究》是依託中國人民解放軍國防科技大學，由陳建軍擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：納米CMOS工藝超低功耗SRAM和抗輻射SRAM設計關鍵技術研究
- 項目類別：青年科學基金項目
- 項目負責人：陳建軍
- 依託單位：中國人民解放軍國防科技大學
中文摘要,結題摘要,
中文摘要
積體電路是體現國家核心競爭力的戰略高科技，而超低功耗和抗輻射積體電路更是與國家核心安全息息相關。根據2014年國際固態電路會議（ISSCC）和核與空間輻射效應會議（NSREC）相關報告，隨著工藝縮減到65nm和40nm，超低功耗SRAM和抗輻射SRAM設計面臨諸多難題，諸多關鍵技術亟待攻克。本課題正是基於ISSCC和NSREC最新技術趨勢：（1）深入研究超低功耗SRAM在極端工藝拐角、超低電壓和極高溫度下的失效機理及高可靠設計技術，創新各關鍵電路結構，實現SRAM在VDDmin低於400mV下寬溫範圍內穩定可靠運行；（2）深入研究抗輻射SRAM阱隔離結構、阱接觸結構、數據存儲模式和輻射粒子種類等對單粒子多單元翻轉的影響機理及加固設計技術，創新各關鍵電路結構，實現SRAM在15MeV.cm2/mg粒子輻射下翻轉免疫。相關研究有望取得多個原創性研究成果，對提升我國核心積體電路設計水平具有重要意義。
結題摘要
積體電路是體現國家核心競爭力的戰略高科技，而超低功耗抗輻射積體電路更是與國家核心安全息息相關。SRAM是CPU、DSP和SoC等積體電路的核心部件，更是單粒子輻射最敏感部件，攻克SRAM低功耗和抗輻射設計關鍵技術，將SRAM翻轉閾值提升到15MeV.cm2/mg以上，對於我國空間用抗輻射積體電路的設計具有重要意義。 本課題：（1）深入研究並改進了SRAM的存儲單元和外圍讀寫電路，在寬溫寬壓範圍內實現了SRAM的低功耗設計；（2）深入研究並量化表征了65nm CMOS工藝下組合邏輯電路中多SET和SET Quenching效應，為SRAM外圍讀寫電路的SET加固設計提供了理論支撐；（3）深入研究並量化表征了65nm CMOS工藝下SRAM存儲陣列阱隔離結構、阱接觸結構、數據存儲模式和輻射粒子種類等對單粒子多單元翻轉的影響，為SRAM存儲陣列的SEU加固提供了理論支撐；（4）在65nm CMOS工藝下定製設計了抗輻射SRAM，並研製了單雙連線埠抗輻射SRAM和RF編譯器，生成的SRAM在結合EDAC技術的情況下能夠在37MeV.cm2/mg實現單粒子翻轉免疫；（5）深入研究了單電源大容量異步SRAM中低壓差線性穩壓器（LDO）的輻射效應機理，通過重離子試驗研究了LDO輸出端的SET特性，並提出了加固技術完成了抗輻射加固LDO晶片的研製，設計實現了單電源大容量異步抗輻射加固SRAM。 本項目系統地研究了65nm CMOS工藝SRAM的低功耗和抗輻射加固設計技術，形成了高水平研究論文11篇，其中9篇為SCI檢索論文（含4篇IEEE Transactions頂級學術水平論文）；申請了軟體著作權4項。相關研究成果物化為國內首家在65nm CMOS工藝下成功研製的抗輻射單雙連線埠SRAM和RF編譯器，為在65nm CMOS工藝下成功構建抗輻射加固設計技術平台提供了重要基礎。基於構建的65nm體矽CMOS工藝抗輻射設計加固技術平台，國內同行即可快速研製出滿足中、高軌空間套用要求的抗輻射晶片，極大的提高了抗輻射積體電路的研製效率。研究成果促進了國內宇航用器件研製水平的躍升，對於打破國際技術壁壘，保障我國宇航用核心器件自主可控具有極其重要的戰略意義。
