納米尺度CMOS毫米波積體電路建模及設計技術研究

《納米尺度CMOS毫米波積體電路建模及設計技術研究》是依託浙江大學，由隋文泉擔任項目負責人的面上項目。

基本介紹

• 中文名：納米尺度CMOS毫米波積體電路建模及設計技術研究
• 依託單位：浙江大學
• 項目負責人：隋文泉
• 項目類別：面上項目

項目摘要

本項目面向標準CMOS工藝的毫米波套用這一熱點研究領域，開展45－90nm尺度下毫米波積體電路的研究。標準CMOS工藝等比例縮小原則使得其特徵頻率不斷提高，噪聲係數不斷減小，多方面的物理特性使得關於納米尺度CMOS工藝毫米波套用的研究具有極高的研究意義。但由於尺度減小而帶來的諸多問題為毫米波套用提出挑戰，本研究重點對納米尺度下量子效應對毫米波積體電路的影響加以分析。將基於薛丁格方程數值解建立完備的器件模型及參數提取,開展納米量子效應與積體電路場效應聯合仿真的創新性的探索研究，完成CMOS工藝毫米波積體電路的設計和製作。旨在解決納米尺度標準CMOS工藝毫米波套用中的關鍵問題，將納米尺度CMOS工藝所帶來的更高頻率及噪聲特性套用到毫米波積體電路的設計中。為毫米波系統的矽基積體電路中的實現創造理論依據，為積體電路的系統化設計（SoC）提供技術積累。

結題摘要

本項目基於FDTD 算法的薛丁格方程數值解及其在計算勢壘電子隧穿係數的計算方面的套用取得了階段性成果。首先解決了對非均勻介質問題的處理和算法，對於不同介質邊界下的FDTD 疊代公式的討論，將有效質量的因素考慮在內，有效的擴大了 該FDTD算法的適用性，使得如實際器件中漸變勢壘以及相應的有效質量的漸變的建模更為方便。本項目在交流輸運理論的部分態密度的基礎上，引入了和自旋相關的自旋部分態密度。通過聯立自旋部分態密度和自旋相關的內勢，我們在電荷交流輸運理論的基礎上，得到了自旋相關的自旋特徵勢，並由此得出自旋交流電導。我們發現，新的自旋電流電導滿足電荷不變和規範不變性的要求，從而發現了自旋堆積和自旋內勢在自旋交流輸運的重要性，首先提出了自旋交流電導以及自旋電容的概念，並研究了電荷電容和自旋電容對交流輸運的影響，取得了初步成果。在基於納米尺度CMOS工藝的單片微波/毫米波積體電路的設計工作上，把左右手傳輸線模型引入到CMOS毫米波電路設計中，完成了相關的用0.18um CMOS工藝設計24-GHz ISM頻段收發機關鍵晶片的研發，其中，24-GHz 低噪聲放大器綜合指標處於國際先進水平；24-GHz 行波振盪器晶片在同類晶片中面積達到最小。同時，也完成了Ka波段功率放大器、x波段低噪聲放大器、60GHz混頻器等晶片的設計開發及製作，同時也開展了X 波段單片集成寬頻正交混頻器、Ka 波段鏡像抑制數據機、Ka 波Doherty 功率放大器、S 波段接收機、六位CMOS數字移相器等相關CMOS 毫米波單片積體電路的研究設計並發表了相關的學術論文。 以本項目研究成果為基礎，正式發表SCI收錄論文8篇，EI收錄論文11篇，待發表論文3篇，參與國際、國內學術會議4人次，培養碩士研究生5名，博士研究生4名，並與中電集團多個研究所開展了學術交流。