納米尺度下毫米波頻段的自愈鎖相環設計技術研究

《納米尺度下毫米波頻段的自愈鎖相環設計技術研究》是依託浙江大學，由虞小鵬擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：納米尺度下毫米波頻段的自愈鎖相環設計技術研究
• 依託單位：浙江大學
• 項目負責人：虞小鵬
• 項目類別：青年科學基金項目

項目摘要

納米尺度的CMOS積體電路擁有更高的工作頻率而更低的功耗，已經成為積體電路設計的主要方向。而其在毫米波PLL設計過程中面臨著實現過程與魯棒性的巨大挑戰。本項目從研究納米尺度的CMOS積體電路器件的偏差和外界干擾來源的機理出發，與毫米波電路的特性相結合，科學準確地評估與研究誤差對電路性能影響，提出新型的機率相關的非線性時變模型，更加準確的評估呈現為機率分布的噪聲等電路與系統的特性。並以此為基礎構建一個帶有自愈功能的PLL系統，通過合適的控制機理提高系統的抗干擾能力，有非常強大的魯棒性。本項目將微電子技術，電路與系統的設計方法，以及控制理論相結合，有非常重要的科學研究價值和實踐意義。後期驗證的電路與系統可以用於產業化，帶來很好的經濟效益和社會效益。

結題摘要

本課題組完成了項目申請書中提出的各項研究任務和預定的目標，具體研究成果如下： （1）研究了CMOS工藝下器件偏差或者外界干擾對鎖相環電路與系統影響，比較並評估了關鍵模組的性能受到干擾的影響。 （2）設計了多種關鍵的高性能電路，這些電路包括：關鍵模擬射頻模組與子系統，如振盪信號源、分頻器等。 （3）採用數字物理補償機制的片內自調節和校驗功能的電路與系統的設計與驗證。 （4）綜合各項技術的毫米波頻段鎖相環電路與系統的設計、仿真與納米尺度CMOS工藝上的驗證。 通過本項目的實施，課題組獲得了多項關鍵的技術突破，這些突破既包含高性能的電路模組如工作在0.25V超低供電電壓的超低功耗24GHz振盪器，也包括有優異相位噪聲（＜-100dBc/Hz @1MHz）的40GHz鎖相環系統的從電路設計到系統最佳化和創新。在本項目的研究成果得到了國際同行的認可，項目負責人被多個國際會議如ISIC 2014,RFIT2012, EDSSC2015等會議邀請為分會主席或者技術委員會成員。項目任務書中的SCI論文目標超額完成，在本課題支持下發表19篇論文，其中SCI收錄的期刊論文15篇，國內刊物論文1篇，國際會議文章3篇，另外還有兩篇SCI論文已經被錄用（2015年1月發表）。這些論文也保持非常高的質量，其中有9篇發表在IEEE/explore資料庫的IET/IEEE期刊上。有多篇論文發表在毫米波技術的頂尖期刊IEEE Microwave and Wireless Components Letters上，有一篇發表在IEEE Trans. Industrial Electronics（2014年影響因子為6.5）這樣的中科院一區的期刊上。項目的成果還包括發明專利5項，其中3項已經獲得授權。這些成果表明本項目的實施在納米尺度CMOS積體電路設計領域帶來了設計方法學和工程實踐的大量創新與驗證工作，達到了項目申請書和任務書提出的預期目標。