低功耗III-V族非對稱型MOSFET器件設計與可靠性研究

《低功耗III-V族非對稱型MOSFET器件設計與可靠性研究》是依託浙江大學，由莫炯炯擔任項目負責人的青年科學基金項目。

基本介紹

• 中文名：低功耗III-V族非對稱型MOSFET器件設計與可靠性研究
• 依託單位：浙江大學
• 項目負責人：莫炯炯
• 項目類別：青年科學基金項目

項目摘要

隨著現代電子技術的飛速發展，傳統的矽基CMOS積體電路在遵循摩爾定律時將面臨功耗的瓶頸。為解決器件及晶片的功耗問題，III-V族高遷移率材料被引入作為可行性替代選擇。然而，III-V MOSFET器件具有關態漏電流大，能帶隧穿及離子化效應明顯等缺點。本項目擬研究非對稱型的InGaAs MOSFET結構，創新性的提出源、漏極不同材料的設計，引入低介電常數隔離層側牆結構，並通過綜合考量新設計和工藝對源、漏極接入電阻、寄生電容、以及載流子輸運情況的影響，在降低關態漏電流及相關靜態功耗的同時，提高器件的頻率特性，實現低功耗亞太赫茲“綠色”器件。本項目擬對所提出的非對稱型InGaAs MOSFET進行可靠性研究，並通過引入RC網路及相關電學參數，模擬邊界陷進及隧穿、離子化效應，從而建立器件精確電學模型，為低功耗模擬及數模混合電路套用提供可行性器件基礎，並為器件設計提供全新的思維理念。

結題摘要

根據研究目標，課題組進行了相應的理論、仿真和實驗研究工作。在為期三年的研究中，在非對稱型InGaAs MOSFET 器件結構設計、模擬仿真、及工藝實現；Low-k 隔離側牆的設計、模擬仿真、及工藝實現；PBTI、HCI 可靠性測試分析；新型二維材料（MX2）材料的生長及對應器件工藝四個方面開展工作，取得了一些有意義的研究成果。首次提出對InGaAs MOSFET器件進行源、漏極隔離側牆結構設計，並完成了工藝實現，解決了小禁帶材料因漏極電場較高而造成的漏電流較大問題，同時利用隔離側牆降低了器件的源漏極寄生電容，從而提高了器件的頻率特性；完成了對非對稱型InGaAs器件的相關電學性能測試，解釋了閾值漂移的原因為漏極邊緣一次和二次電子的捕獲，而通過隔離側牆有效緩解了進入柵氧的電場以及對應電子捕獲；最佳化了射頻去嵌方法，搭建了射頻自動測試平台，在DC-110GHz頻率範圍內，考慮了矢量誤差、電磁干擾、溫度漂移影響，最佳化了測試精度；與比利時微電子研究中心IMEC合作，進行了新型二維材料MX2的製備研究以及器件探索，首次探討了二維過渡金屬雙硫屬元素化物在金屬有機氣相外延（MOVPE）過程中改變生長條件對襯底表面的影響，研究了在不同溫度下藍寶石襯底上二硫化鉬（MoS2）的生長情況，相關成果發表於Nanotechnology。