《基於多電壓的低功耗SoC設計方法》是夏銀水為項目負責人，寧波大學為依託單位的專項基金項目。
序號 | 標題 | 類型 | 作者 |
|---|---|---|---|
1 | 一種減少數字邏輯電路面積的方法 | 專利 | 王倫耀; 夏銀水 |
《面向SOC低功耗物理設計的方法研究》是依託清華大學，由蔡懿慈擔任項目負責人的面上項目。項目摘要 為了解決超深亞微米工藝下SOC系統晶片低功耗設計問題，本課題重點對SOC低功耗的物理設計進行探討和研究，包括如下內容：1、研究SOC低功耗設計物理版圖新結構。包括：多電壓分區供電的低功耗SOC物理設計新方法；和虛擬供電...
5、構造了兩套套用UDVS技術的低功耗SoC設計平台驗證UDVS關鍵技術，其中基於複製關鍵路徑的CPU系統的調節效果明顯，在25℃、TT工藝角下相比於未用電壓調節的恆定1.2V CPU系統節省了38.27%的功耗，FF工藝角節省42.22%；此外，以三級流水線乘法器為主體的自適應電壓調節系統在25℃、TT工藝角下節省了32.61%的功耗...
《SOC低功耗電路與系統設計方法》是依託清華大學，由楊華中擔任項目負責人的重大研究計畫。項目摘要 本項目研究SOC的低功耗系統結構，基於數據驅動的系統及功耗管理方法，低功耗的數字單元電路、模擬擬電路、射頻電路，降低泄漏電流的方法，功耗模型與功耗最佳化。“全局異步&局部同步”的系統結構、芯核的隨機功耗模型、數據...
SOC的低功耗本質上是IP核的低功耗，本項目從邏輯級、電路級和物理級來研究基於雙邏輯的低功耗IP核設計方法和關鍵技術。開展了邏輯函式適合雙邏輯實現的邏輯探測與劃分方法的研究，提出了基於不相交乘積項和多數覆蓋的雙邏輯探測和劃分算法，提出了基於多數覆蓋和乘積項位操作相結合的混合極性RM邏輯綜合方法, 建立了三級...
建立適用於UDVS技術的兼容於現有大規模積體電路設計的電路性能模型，建立一套適用於UDVS晶片的內建速度測試結構和測試方法，設計一個自適應的可在寬電壓域下工作的快速鎖定PLL，構建套用UDVS技術的低功耗SoC設計平台。已發表項目相關論文10篇，其中SCI級別論文2篇，EI檢索論文7篇。已參加微電子類重要國際會議3人次。...
《無線植入式酶感測器信號處理SoC設計方法研究》是依託復旦大學，由王俊宇擔任項目負責人的面上項目。項目摘要 隨著人口老齡化問題日趨嚴重，對於糖尿病等疾病的患者的健康護理變得越來越重要。適用於家居使用的低成本、小型化的植入式酶感測器可以使病人及時地了解自己的健康狀況、調整用藥量，並可為遠程診斷提供參考，...
《超低功耗單片無線系統套用入門基於2.4GHz無線SoC晶片nRF24LE1》是2011年7月北京航空航天大學出版社出版的圖書，作者是黃智偉。內容簡介 超低功耗無線收發系統套用範圍廣泛，2.4ghz超低功耗無線soc晶片nrf24le1是專為超低功耗無線套用設計的單片無線收發系統。《超低功耗單片無線系統套用入門:基於...
2.2PIC單片機的低功耗設計 2.2.1納瓦技術和nanoWatt XLP 技術 2.2.2深度休眠模式 2.2.3休眠模式 2.2.4空閒和打盹模式 2.2.5時鐘切換 2.2.6關閉外部電路/控制占空比 2.2.7功耗預算 2.2.8合理配置連線埠引腳 2.2.9在I/O引腳使用高阻抗值上拉電阻 2.2.10降低器件的工作電壓 2.2.11使用外部電源為...
8.1.1 嵌入式系統的功耗問題 380 8.1.2 SoC晶片級功耗最佳化 381 8.1.3 嵌入式系統級功耗最佳化 385 8.2 SoC晶片級低功耗設計方法 386 8.2.1 時鐘門控 387 8.2.2 多電壓域技術 389 8.2.3 電源門控技術 390 8.2.4* 動態電壓頻率調節和自適應調節 392 案例：SoC晶片低功耗設計 397 8.3 嵌入式...
