《極低功耗SoC晶片超級動態電壓調節關鍵技術研究》是依託東南大學，由單偉偉擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：極低功耗SoC晶片超級動態電壓調節關鍵技術研究
- 項目類別：青年科學基金項目
- 項目負責人：單偉偉
- 依託單位：東南大學
中文摘要,結題摘要,
中文摘要
隨著SoC晶片對低功耗的要求越來越高，如何最大限度的降低功耗已成為積體電路設計領域亟待解決的關鍵問題。超級動態電壓調節（UDVS）思想是動態電壓調節技術向亞閾值區的延展，通過在工作頻率低的時候將電源電壓降低到亞閾值區，可以大幅度降低晶片功耗，在低功耗方法中具有顯著優勢。本項目研究UDVS理論,探索適用於超大規模積體電路的亞閾值基本電路的構造方法；建立普適的電路最最佳化能耗模型，為UDVS電路設定最低工作電壓下限；研究將開環控制與閉環控制相結合的自適應電源電壓調節方法；同時，針對超深亞微米積體電路的延時特性易受工藝偏差和環境擾動的影響，設計片上錯誤監測電路將檢測結果反饋給電壓調節單元以調節VDD來補償這種影響。此外還研究了可以快速鎖定的數字鎖相環為晶片快速穩定的調節系統時鐘。在以上研究基礎上構建低功耗SoC設計平台，可在極寬的電壓範圍內根據工作負載調節頻率和供電電壓，從而極大的降低晶片功耗。
結題摘要
目前SoC晶片對功耗要求越來越苛刻，如何最大限度的降低功耗成為積體電路設計領域亟待解決的關鍵問題。超級動態電壓調節（UDVS）思想是動態電壓調節技術向低電壓區的延展，通過在晶片低負載時將電源電壓更大程度的降低（甚至低至亞閾值區）來大幅度降低晶片功耗，在低功耗方法中具有顯著優勢。但是低電壓和超深亞微米下電路的延時特性受電源波動、工藝偏差和溫度變化（PVT）的影響巨大，甚至會造成電路工作狀態出錯。因此，項目研究了超級動態電壓調節理論和電路實現方法，針對UDVS和先進工藝下延時波動大的問題，提出了新的片上時序監測電路用來實時監測電路的時序是否出錯，並將檢測結果反饋給電壓調節單元以調節供電電壓來補償這種影響；並將開環控制與閉環控制相結合設計了自適應電壓頻率調節方案，攻克了在較大電壓範圍內根據晶片的實際工作情況自適應調節電路工作電壓的關鍵技術，最大程度的降低了由於PVT影響帶來的時序餘量，從而有效降低了SoC晶片的功耗。 項目的核心內容包括：1、建立了一套最最佳化能耗模型來尋找數字電路的最低工作點，用以指導UDVS電壓調節的範圍；2、設計了適用於UDVS的基本電路單元，並通過建庫工具建立了符合標準數字電路設計規範的完整的標準單元庫；此外還設計了低功耗關鍵電路，例如自適應耦合觸發器和具有零穩態電流的上電復位電路；3、提出並設計了兩種類型的電路延遲特性監測單元：帶自恢復功能的原地監測單元和基於複製關鍵路徑的線上監測單元，並設計實現了相應的自適應電源調節方法；4、提出並設計了適用於UDVS系統的快速鎖定數字鎖相環電路；5、構造了兩套套用UDVS技術的低功耗SoC設計平台驗證UDVS關鍵技術，其中基於複製關鍵路徑的CPU系統的調節效果明顯，在25℃、TT工藝角下相比於未用電壓調節的恆定1.2V CPU系統節省了38.27%的功耗，FF工藝角節省42.22%；此外，以三級流水線乘法器為主體的自適應電壓調節系統在25℃、TT工藝角下節省了32.61%的功耗，FF工藝角節省47.94%。 項目超額完成了立項指標，累計在國內外期刊和學術會議上發表SCI論文10篇，EI論文12篇；申請中國發明專利10項、美國發明專利2項；授權中國專利4項；獲江蘇省科技進步獎1項。參加國際學術會議數次，協助培養博士研究生2名、碩士研究生8名。
