《超級動態電壓調節技術下的信號完整性關鍵技術研究》是依託深圳大學，由鄧小鶯擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：超級動態電壓調節技術下的信號完整性關鍵技術研究
- 項目類別：青年科學基金項目
- 項目負責人：鄧小鶯
- 依託單位：深圳大學
項目摘要,結題摘要,
項目摘要
超級動態電壓調節(UDVS)技術在低功耗晶片設計中具有明顯優勢。但當電壓顯著降低，晶片內部傳輸的信號幅度變得很小，動態噪聲和靜態噪聲引起的VB(Voltage Bump)更易導致時序的違規，給信號完整性設計帶來極大的挑戰。為規避信號完整性問題導致晶片性能出錯，晶片必須始終工作在很高的電壓下以確保正常工作，這會顯著提高晶片功耗，不能充分發揮UDVS技術的低功耗優勢。本項目在我們前期工作對UDVS 基本單元電路和翻轉噪聲研究的基礎上，研究UDVS技術下的信號完整性理論，構建兼容於現有大規模積體電路設計的靜態噪聲二階模型和基於耦合電容權重因子的複合電流源(CCS)動態噪聲模型；同時基於襯底控制靈敏放大技術設計PVT性能良好的VB檢測電路；在此基礎上，在大規模UDVS 晶片中實現電路VB測試系統，以較低的電路面積和功耗實測晶片的VB，為調整晶片的電源電壓和時序修復提供依據，使得晶片功耗儘可能有效降低
結題摘要
本項目通過對超級動態電壓調節技術下信號完整性關鍵技術的研究，進一步研究UDVS 技術下的信號完整性理論，構建兼容於現有大規模積體電路設計的快速收斂動態噪聲計算模型，為時序修復提供依據，使得晶片在後端設計中串擾控制能達到快速收斂，為調整晶片的電源電壓提供依據，使得晶片功耗儘可能的低。該工作主要包含以下三點：（1）創建了超級動態電壓調節技術下與目前大規模積體電路設計流程相兼容的時序邏輯庫與物理庫，同時基於翻轉理論提出一種與實測非常接近的動態噪聲模型，並把該模型套用於可工作在動態電源電壓下的振盪器噪聲分析中，取得良好的測試效果。（2）設計出基於襯底控制靈敏放大技術的串擾延時測試電路設計。本項目在已有UDVS電路設計的經驗基礎上，採用襯底控制靈敏放大技術，設計出在超級動態電壓調節技術下串擾延時測試單元電路。襯底控制靈敏放大技術抗PVT性能好，並能降低電路的面積和功耗。（3）開環預測與閉環自適應調整相結合的UDVS內建串擾延時測試方法。基於已構建的兼容於大規模積體電路設計流程的時序邏輯庫與物理庫，提出內建串擾延時型測試的基本原理、面向非理想互連幾何結構的漸進式串擾延時測試方法。和傳統的串擾延時分析相比，本項目利用鎖相環預測方法隨時跟蹤串擾延時的變化信息，進而給晶片選擇最優電源電壓值提供確切依據，使UDVS晶片低功耗優勢發揮至極致。該超級動態電壓調節技術下串擾控制的關鍵技術，基於襯底控制技術設計的串擾延時測試單元電路，兼容於目前流行的CMOS工藝及其設計流程，能大大降低超大規模積體電路晶片功耗，為保護市區環境做出貢獻。基於耦合電容權重因子的時序修復，大大加快時序分析的收斂速度，縮短time-to-market時間，進而降低生產成本，產生良好的經濟效益。
