C-V特性曲線

C-V特性曲線（電容電壓特性曲線）是用來測量半導體材料和器件的一種方法。該測量方法可以得到關於半導體摻雜，晶體缺陷之類的特性。

基本介紹

• 中文名：C-V特性曲線
• 學科：電子工程

套用

當所加電壓改變時，電容被測出。該方法是使用金屬-半導體結（肖特基勢壘）或者PN結或者場效應管來得到耗盡層（其中載流子被全部抽走，但仍然有離子化的施主或晶體缺陷）。當電壓改變時，耗盡層深淺也發生變化。

金屬-氧化物-半導體結構的C-V特性

金屬-氧化物-半導體結構是MOSFET的一部分，用來控制電晶體溝道中勢壘的高低。

對於一個n溝道MOSFET來說，該結構的工作特性可分為三個部分，分別與右圖對應：

場效應管在不同柵極厚度下的C-V特性曲線。

累積

考慮一個p型的半導體（電洞濃度為N_A）形成的MOS電容，當給電容器加負電壓時，電荷增加（如C-V曲線右側所示）。

耗盡

相反，當一個正的電壓V_GB施加在閘極與基極端（如圖）時，電洞的濃度會減少（稱為耗盡，如C-V曲線中間所示），電子的濃度會增加。

反型

當V_GB夠強時，接近閘極端的電子濃度會超過電洞。這個在p-type半導體中，電子濃度（帶負電荷）超過電洞（帶正電荷）濃度的區域，便是所謂的反轉層（inversion layer），如C-V曲線右側所示。

MOS電容的特性決定了金氧半場效電晶體的操作特性，但是一個完整的金氧半場效電晶體結構還需要一個提供多數載流子（majority carrier）的源極以及接受這些多數載子的汲極。

摻雜 (半導體)

摻雜（英語：doping）是半導體製造工藝中，為純的本徵半導體引入雜質，使之電氣屬性被改變的過程。引入的雜質與要製造的半導體種類有關。輕度和中度摻雜的半導體被稱作是雜質半導體，而更重度摻雜的半導體則需考慮費米統計律帶來的影響，這種情況被稱為簡併半導體。

摻雜之後的半導體能帶會有所改變。依照摻雜物的不同，本徵半導體的能隙之間會出現不同的能階。施體原子會在靠近導帶的地方產生一個新的能階，而受體原子則是在靠近價帶的地方產生新的能階。假設摻雜硼原子進入矽，則因為硼的能階到矽的價帶之間僅有0.045電子伏特，遠小於矽本身的能隙1.12電子伏特，所以在室溫下就可以使摻雜到矽里的硼原子完全解離化。

摻雜物對於能帶結構的另一個重大影響是改變了費米能階的位置。在熱平衡的狀態下費米能階依然會保持定值，這個特性會引出很多其他有用的電特性。舉例來說，一個p-n結的能帶會彎折，起因是原本p型半導體和n型半導體的費米能階位置各不相同，但是形成p-n結後其費米能階必須保持在同樣的高度，造成無論是p型或是n型半導體的導帶或價帶都會被彎曲以配合界面處的能帶差異。