《超大規模積體電路設計方法學導論》是1999年清華大學出版社出版的圖書，作者是楊之廉、 申明。
基本介紹
- 書名：超大規模積體電路設計方法學導論
- 作者：楊之廉 申明
- 出版社：清華大學出版社
- 出版時間：1999年3月1日
- 頁數：314 頁
- 開本：16 開
- ISBN：9787302032755
- 語種：簡體中文
內容簡介,圖書目錄,序言,
內容簡介
《超大規模積體電路設計方法學導論(第2版)》：清華大學電子與信息技術系列教材,高等學校電子信息類規劃教材。
《超大規模積體電路設計方法學導論(第2版)》在概述積體電路設計過程和步驟的基礎上，系統地論述了各種設計積體電路的方法，討論了全定製法、定製法、半定製法以及可程式邏輯器件和邏輯單元陣列設計方法的特點和適用範圍。還討論了高層次設計中的VHDL硬體描述語言和邏輯綜合。對各種計算機模擬工具及其算法做了細緻分析，其中包括邏輯模擬、電路模擬、器件模擬和工藝模擬。此外，對SPICE電路模擬程式中的半導體器件模型做了詳細介紹。最後討論了積體電路的版圖編輯與版圖驗證。《超大規模積體電路設計方法學導論》可作為大專院校微電子學和半導體專業、電子類專業本科生和研究生的教材，也可作為積體電路晶片設計人員、微電子工程技術人員的參考書。
圖書目錄
第1章 設計過程概述
1.1 積體電路設計方法和工具的變革
1.2 設計系統的結構框架
1.3 “自頂向下”與“由底向上”設計步驟
1.4 典型的設計流程
1.5 深亞微米電路設計對設計流程的影響
1.6.ASIC及其分類
1.7 不同設計方法的特點
第2章 各種設計方法
2.1 全定製設計方法
2.2 半定製設計方法
2.2.1 有通道門陣列法
2.2.2 門海法
2.3 定製設計方法
2.3.1 標準單元法
2.3.2 通用單元法
2.4 可程式邏輯器件設計方法
2.4.1 PLD的結構與分類
2.4.2 PLD的符號
2.4.3 PAL
2.4.4 GAI
2.4.5 高密度PLD
2.4.6 在系統內編程的PLD
2.4.7 設計流程
2.5 邏輯單元陣列設計方法
2.5.1 LCA的結構與特點
2.5.2 可配置邏輯功能塊
2.5.3 輸入/輸出功能塊
2.5.4 可程式的內部連線資源
2.5.5 配置用存儲器
2.5.6 設計流程
2.5.7 編程
第3章 硬體描述語言VHDL
3.1 硬體描述語言的特點
3.2 VHDL中的設計實體
3.2.1 實體說明
3.2.2 實體構造
3.3 VHDL中的對象和數據類型
3.3.1 數的類型和它的字面值
3.3.2 數據類型
3.3.3 對象的說明
3.3.4 VHDL中數的運算
3.4 行為描述
3.4.1 對象的賦值
3.4.2 並發進程
3.4.3 並行信號賦值語句
3.4.4 進程語句
3.4.5 順序賦值語句
3.4.6 順序控制
3.4.7 斷言語句
3.4.8 子程式
3.5 結構描述
3.5.1 元件和例元
3.5.2 規則結構
3.5.3 參數化設計
3.5.4 結構與行為混合描述
3.6 設計共享
3.6.1 程式包
3.6.2 庫
3.6.3 元件配置
第4章 邏輯綜合
4.1 邏輯綜合的作用
4.2 邏輯函式與多維體表示
4.2.1 邏輯函式的真值表表示
4.2.2 三種輸入集合
4.2.3 邏輯多維空間
4.2.4 多維體與布爾表達式.
4.2.5 邏輯函式的覆蓋
4.3 邏輯多維空間的基本運算
4.3.1 包含與吸收
4.3.2 相交與交積
4.3.3 相容與星積
4.3.4 求補和銳積
4.4 組合邏輯的綜合
4.4.1 邏輯綜合的基本思路
4.4.2 質蘊涵體集合的獲得
4.4.3 覆蓋的最小化
第5章 邏輯模擬
5.1 邏輯模擬的作用
5.2 邏輯模型
5.2.1 邏輯信號值
5.2.2 邏輯求值
5.2.3 基本邏輯元件
5.2.4 信號延遲
5.2.5 邏輯信號強度
5.3 邏輯模擬算法
5.3.1 編排級數法
5.3.2 事件驅動法
5.3.3 邏輯模擬器內部數據表格
第6章 電路模擬
6.1 電路分析的作用
6.2 SPICE2的功能
6.3 SPICE2使用舉例
6.4 SPICE2的結構.
6.5 SPICE2的流程
6.6 動態存儲與存放格式
6.7 建立電路方程
6.8 求解方法
6.8.1 線性電路的直流分析
6.8.2 非線性電路的直流分析
6.8.3 交流分析
6.8.4 瞬態分析
6.8.5 收斂問題
第7章 SPICE中的器件模型
7.1 對器件模型的要求
7.2 二極體模型
7.3 雙極型電晶體模型
7.4 結型場效應電晶體模型
7.5 MOS場效應電晶體模型
7.5.1 MOS1模型
7.5.2 MOS2模型
7.5.3 MOS3模型
7.5.4 電容模型
7.5.5 小信號模型
7.5.6 串聯電阻的影響
7.6 BSIM短溝道MOS管模型
7.6.1 BSIM1模型
7.6.2 BSIM2模型
7.6.3 BSIM3模型
7.7 器件模型參數的提取
第8章 器件模擬
8.1 器件模擬的作用
8.2 一維器件模擬
8.3 二維器件模擬
8.4 器件模擬程式套用舉例
第9章 工藝模擬
9.1 工藝模擬的作用
9.2 工藝模擬的求解方法
9.3 工藝模擬程式中的工藝模型
9.4 工藝模擬程式的套用舉例
第10章 計算機輔助版圖設計與驗證
10.1 版圖的基本概念
10.1.1 版圖中的圖素與分層
10.1.2 版圖單元與版圖的層次化結構
10.1.3 版圖上的注釋
10.1.4 版圖的工藝
10.1.5 版圖單元庫
10.1.6 版圖數據交換檔案
10.2 版圖的互動編輯
10.2.1 基本的圖形操作
……
參考文獻
附錄I 算法基礎
附錄II CIF格式
序言
本書1990年12月第一次出版後，受到了同行專家的好評，並被多所高等學校所採用。1996年本書獲第三屆全國工科電子類專業優秀教材一等獎，這是對作者所作嘗試的鼓勵和鞭策。
近幾年來積體電路技術繼續保持高速發展，最突出的表現有三點：一是矽生產工藝已從微米、亞微米進入到深亞微米水平，這就要求建立精確的深亞微米器件模型、互連模型和時序模型，二是電路的設計規模已從數萬門上升到數十萬門乃至上百萬門，這就要求設計工作從較高的抽象層次出發並按層次式方法進行管理；三是適應這些要求而出現的第三代積體電路設計自動化（EDA）系統，在系統中引入了硬體描述語言（VHDL）和邏輯綜合（logic synthesis）等工具。
為了充分反映近年來在積體電路設計方法學和設計工具方面的變革，我們在保持原書結構（即分為設計方法和設計工具兩大部分）的基礎上，對書中內容做了較大的增補和修改：
（1）對第三代EDA系統及其結構框架做了介紹，並概述了深亞微米電路設計對設計流程的影響；
（2）新增硬體描述語言VHDL一章；
（3）新增邏輯綜合一章；
（4）將器件模型部分單獨成章，並新增深亞微米MOS器件模型；
（5）新增門海設計方法的討論；
（6）加重了可程式邏輯器件和邏輯單元陣列設計方法的論述；
（7）新增二維器件模擬的討論；
（8）對計算機輔助版圖設計一章做了較大修訂以反映版圖設計系統的最新變化。
我們希望此書再版後對推動我國積體電路設計水平的提高有所促進，對高等學校的教學改革、課程改革有所幫助。但由於積體電路設計方法與工具涉及的領域很廣，加之作者的水平和能力有限，我們未能對有些問題如行為級綜合、時序分析等作系統論述。此外，書中難免存在錯誤和不足，敬請廣大讀者予以批評指正。
